Процессор для быстрого преобразования хартли

 

Процессор для быстрого преобразования Хартли, содержащий блок памяти, блок постоянной памяти, счетчик, элемент ИЛИ, коммутатор адреса, блок управления, причем выход коммутатора адреса соединен с адресными входами группы блока памяти, вход разрешения записи которого соединен с первым выходом блока управления, вход которого соединен с выходом счетчика, второй выход блока управления соединен с управляющим входом коммутатора адреса, отличающийся тем, что в него введены три формирователя адреса, три элемента И и арифметический блок, при этом шина входных данных процессора соединена с информационными входами первого, второго и третьего формирователей адресов, адресные выходы первого и второго формирователей адресов соединены с первым и вторым информационными входами коммутатора адреса соответственно, выход которого является адресным выходом процессора, вход тактовой частоты которого соединен с первыми входами первого, второго и третьего элементов И соответственно, первый выход первого формирователя адреса соединен с первым входом элемента ИЛИ, второй выход первого формирователя адреса соединен с вторым входом второго элемента И, выход которого соединен с тактовым входом арифметического блока и с счетным входом счетчика, вход установки в ноль которого соединен с выходом элемента ИЛИ, выход третьего формирователя адреса соединен с входом блока постоянной памяти, выходы блока памяти и блока постоянной памяти соединены с первым и вторым информационными входами соответственно арифметического блока, третий и четвертый выходы блока управления соединены с вторыми входами третьего и первого элементов И соответственно, выход первого элемента И соединен с управляющими входами первого и третьего формирователей адреса, выход третьего элемента И соединен с управляющим входом второго формирователя адреса, выход блока памяти соединен с выходом арифметического блока и является информационным выходом процессора, пятый выход блока управления соединен с входом признака, зоны блока памяти, шестой и седьмой выходы блока управления соединены с первым и вторым входами разрешения записи арифметического блока, восьмой выход блока управления соединен с входом признака кода операции арифметического блока, девятый выход блока управления соединен с входом управления арифметического блока, третий вход разрешения записи которого соединен с десятым выходом блока управления, одиннадцатый выход которого соединен с вторым входом элемента ИЛИ.

Номер и год публикации бюллетеня: 33-2001

Код раздела: PD4A

(73) Новый патентообладатель:Открытое акционерное общество "Научно-производственное объединение "Алмаз" им. акад. А.А. Расплетина" (RU)

Извещение опубликовано: 27.11.2001        




 

Похожие патенты:

Изобретение относится к области вычислительной техники и может быть использовано в специализированных системах обработки сигналов высокой производительности для вычисления трехмерного дискретного преобразования Фурье

Изобретение относится к области вычислительной техники и может быть использовано в специализированных системах обработки сигналов высокой производительности для вычисления четырехмерного дискретного преобразования Фурье

Изобретение относится к области вычислительной техники и может быть использовано в специализированных вычислительных системах для вычисления двумерного дискретного преобразования Фурье

Изобретение относится к вычислительной технике и может быть использовано в измерительных устройствах систем автоматического регулирования, радио- и гидролокации и космической связи

Изобретение относится к вычислительной технике и может быть использовано в вычислительных системах обработки сигналов высокой производительности для вычисления двумерного дискретного преобразования Фурье

Изобретение относится к вычислительной технике и микроэлектронике и предназначено для обработки цифровых сигналов путем преобразования по Уолшу-Адамару

Изобретение относится к вычислительной технике, в частности к средствам цифровой обработки сигналов в реальном масштабе времени, и может быть применено в радиолокации, навигации и связи для построения быстродействующих цифровых процессоров

Изобретение относится к области вычислительной техники и может быть использовано для цифровой обработки ^четных и нечетных последовательностей, выделения четных и нечетных сигналов на основе дискретного четно-нечетного преобразования Уолша, для цифровой фильтрации, сжатия информации, для цифрового спектральнокорреляционного анализа случайных процессов

Изобретение относится к приборостроению и предназначено для вычисления коэффициентов дискретного преобразования Уолша отдельных информационных составляющих группового сигнала

Изобретение относится к измерительной и вычислительной технике и может использоваться в информационноизмерительных устройствах и системах автоматического управления

Изобретение относится к цифровой обработке сигналов и может быть использовано при реализации преселекторов - полосовых фильтров, выделяющих сигнал в рабочем диапазоне частот, либо пространственных фильтров - формирователей характеристик направленности в фазированных антенных решетках, например в системах связи, а также других системах цифровой обработки сигналов в реальном масштабе времени

Изобретение относится к вычислительной технике и может быть использовано для вычисления скользящего спектра Фурье

Изобретение относится к способам обработки цифрового сигнала

Изобретение относится к области обработки информации и может быть использовано в анализаторах речевых сигналов

Изобретение относится к вычислительной технике и может быть использовано для преобразования сигналов

Изобретение относится к области вычислительной техники и может быть использовано при анализе случайных сигналов

Изобретение относится к области вычислительной техники и может быть использовано при анализе случайных сигналов
Наверх