Устройство кодовой цикловой синхронизации

Устройство кодовой цикловой синхронизации относится к системам передачи дискретной информации и может быть использовано для цикловой синхронизации в системах помехоустойчивой защиты информации, в которых применяются корректирующие, в частности каскадные коды. Технический результат - повышение помехоустойчивости и обеспечение возможности работы в каналах с высоким уровнем помех. Устройство содержит регистр задержки, узел обнаружения ошибок, блок дешифраторов, блок сумматоров по модулю два, счетчик, ОЗУ, пороговый блок, полный сумматор, схему ИЛИ, коммутатор, схему счета последовательности номеров, схему сравнения номеров, полный сумматор номеров и блок регистров, при этом входы регистра задержки и узла обнаружения ошибок объединены и соединены с информационным входом устройства, узел обнаружения ошибок выполнен в виде двух последовательно соединенных фильтров Хаффмена и регистра синдрома, причем каждый фильтр Хаффмена состоит из последовательно соединенных регистра и сумматора по модулю два, выход второго фильтра Хаффмена соединен со входом регистра синдрома, выход которого соединен с входом блока дешифраторов, выход которого соединен с блоком сумматоров по модулю два, другой вход которого соединен с выходом регистра второго фильтра Хаффмена. Входы блока сравнения номеров соединены со старшими разрядами счетчика, выход блока сравнения номеров соединен со старшими разрядами адресного входа ОЗУ, младшие разряды адресного входа которого соединены с младшими разрядами счетчика, тактовый вход счетчика соединен с входом синхронизации устройства. Техническим результатом, достигаемым при применении устройства, является повышение помехоустойчивости цикловой синхронизации. 1 ил.

 

Изобретение относится к системам передачи дискретной информации и может быть использовано для цикловой синхронизации в системах помехоустойчивой защиты информации, в которых применяются корректирующие, в частности каскадные коды.

В устройствах кодовой цикловой синхронизации синхронизирующие признаки передают словами помехоустойчивого кода. Для синхронизации используется избыточность кода и передачи дополнительных синхронизирующих символов не требуется. После установления синхронизации признаки синхронизации снимаются с помехоустойчивого кода, не уменьшая корректирующей способности кода.

Наиболее эффективно использование кодовой цикловой синхронизации в каскадных кодах. В этом случае синхронизация обеспечивается путем многократного повторения признаков синхронизации в различных словах внутреннего кода каскадного кода.

При разработке устройств кодовой цикловой синхронизации актуальной задачей является повышение помехоустойчивости в каналах связи с высоким уровнем помех.

Известно устройство цикловой синхронизации, содержащее регистр задержки и узел обнаружения ошибок, входы которых объединены и соединены с информационным входом устройства, при этом узел обнаружения ошибок выполнен в виде двух последовательно соединенных фильтров Хаффмена и регистра синдрома, причем каждый фильтр Хаффмена состоит из последовательно соединенных регистра и сумматора по модулю два, выход второго фильтра Хаффмена соединен со входом регистра синдрома, выход которого соединен с входом блока дешифраторов. [Авторское свидетельство СССР №849521, кл. Н04L 7/08, опубл. 1981].

Такое устройство обладает недостаточной помехоустойчивостью.

Наиболее близким к предлагаемому устройству является устройство кодовой цикловой синхронизации (прототип), содержащее регистр задержки и узел обнаружения ошибок, входы которых объединены и соединены с информационным входом устройства, при этом узел обнаружения ошибок выполнен в виде двух последовательно соединенных фильтров Хаффмена и регистра синдрома, причем каждый фильтр Хаффмена состоит из последовательно соединенных регистра и сумматора по модулю два, выход второго фильтра Хаффмена соединен со входом регистра синдрома, выход которого соединен с входом блока дешифраторов, выход которого соединен с входом блока сумматоров по модулю два, другой вход которого соединен с выходом регистра второго фильтра Хаффмена, входы блока сравнения номеров соединены со старшими разрядами счетчика, выход блока сравнения номеров соединен со старшими разрядами адресного входа оперативного запоминающего устройства (ОЗУ), младшие разряды адресного входа которого соединены с младшими разрядами счетчика, тактовый вход счетчика соединен с входом синхронизации устройства, разрешающий вход счетчика синхронизации соединен с выходом порогового блока, выход ОЗУ соединен с полным сумматором, на другой вход которого постоянно подана логическая "1", выход полного сумматора соединен с информационным входом ОЗУ, выход счетчика синхронизации является выходом синхронизации устройства, а выход регистра задержки является информационным выходом устройства. [Патент РФ №2197788, кл. Н04L 7/08, опубл. 2003].

Недостатком известного устройства является низкая помехоустойчивость из-за отсутствия функциональных узлов, позволяющих выполнять цикловую синхронизацию при количестве ошибок в словах помехоустойчивого кода, превышающем его корректирующую способность.

Цель изобретения - повышение помехоустойчивости устройства кодовой цикловой синхронизации сообщений и, как следствие, обеспечение возможности его работы в каналах с высоким уровнем помех.

Для достижения цели предложено устройство кодовой цикловой синхронизации, содержащее регистр задержки и узел обнаружения ошибок, входы которых объединены и соединены с информационным входом устройства, при этом узел обнаружения ошибок выполнен в виде двух последовательно соединенных фильтров Хаффмена и регистра синдрома, причем каждый фильтр Хаффмена состоит из последовательно соединенных регистра и сумматора по модулю два, выход второго фильтра Хаффмена соединен с регистром синдрома, выход которого соединен с блоком дешифраторов, выход которого соединен с блоком сумматоров по модулю два, другой вход которого соединен с выходом регистра второго фильтра Хаффмена, входы блока сравнения номеров соединены со старшими разрядами счетчика, выход блока сравнения номеров соединен со старшими разрядами адресного входа ОЗУ, младшие разряды адресного входа которого соединены с младшими разрядами счетчика, тактовый вход счетчика соединен с входом синхронизации устройства, разрешающий вход счетчика синхронизации соединен с выходом порогового блока, выход ОЗУ соединен с полным сумматором, на другой вход которого постоянно подана логическая "1", выход полного сумматора соединен с информационным входом ОЗУ, выход счетчика синхронизации является выходом синхронизации устройства, а выход регистра задержки является информационным выходом устройства. Новым является то, что в устройство введены схема ИЛИ, коммутатор, схема счета последовательности номеров, схема сравнения номеров, полный сумматор номеров и блок регистров, при этом первый вход схемы ИЛИ соединен с выходом блока дешифраторов, второй вход схемы ИЛИ связан с выходом схемы счета последовательности номеров, выход схемы счета последовательности номеров соединен с коммутатором, вход схемы счета последовательности номеров соединен с выходом схемы сравнения номеров, вход которой связан с полным сумматором номеров, выход схемы ИЛИ соединен с разрешающим входом ОЗУ, выход блока сумматоров по модулю два связан со схемой сравнения номеров, коммутатором и блоком регистров, выход блока регистров соединен с первым входом полного сумматора номеров, на второй вход которого постоянно подана логическая "1", выход полного сумматора соединен с пороговым блоком, выход коммутатора связан со счетчиком синхронизации и блоком сравнения номеров, выход блока дешифраторов соединен с коммутатором.

На чертеже приведена структурная схема предлагаемого устройства.

Устройство кодовой цикловой синхронизации содержит регистр задержки 1, узел обнаружения ошибок 2, выполненный из двух последовательно соединенных первого фильтра 3 и второго фильтра 4 Хаффмена, и регистра синдрома 5, причем первый фильтр 3 Хаффмена состоит из регистра 6 и сумматора по модулю два 7, а второй фильтр 4 Хаффмена состоит из регистра 8 и сумматора по модулю два 9, блок дешифраторов 10, счетчик 11, ОЗУ 12, схему ИЛИ 13, полный сумматор номеров 14, блок сумматоров по модулю два 15, коммутатор 16, пороговый блок 17, полный сумматор 18, схему счета последовательности номеров 19, схему сравнения номеров 20, блок регистров 21, блок сравнения номеров 22 и счетчик синхронизации 23.

Устройство работает следующим образом.

На передающей стороне формируется входная последовательность. Эта последовательность представляет собой сумму по модулю два трех последовательностей: последовательности внутренних двоичных кодов каскадного кода c₁ синхронизирующей двоичной последовательности c₂ и последовательности c₃, нарушающей циклические свойства исходного кода.

Сначала на передающей стороне исходное сообщение объемом k m-ичных (m>1) символов кодируется m-ичным помехоустойчивым кодом, например, m-ичным помехоустойчивым кодом Рида-Соломона. Код Рида-Соломона является внешним кодом или кодом первой ступени помехоустойчивого каскадного кода.

В результате кодирования информации получают кодовое слово кода Рида-Соломона (n, k), информационная длина которого равна k, а блоковая - n символов.

Далее информацию кодирует двоичным кодом, например двоичным кодом Боуза-Чоудхури-Хоквингема (БЧХ-коды) с проверочным многочленом h₁(x). Код БЧХ является внутренним кодом или кодом второй ступени помехоустойчивого каскадного кода. Код БЧХ имеет параметры: n₁ - блоковая длина кода, k₁ - информационная длина кода.

Исходной информацией для каждого слова кода БЧХ являются символы кода Рида-Соломона, рассматриваемые как последовательность двоичных символов. В результате кодирования кодом БЧХ получают n двоичных слов кода БЧХ (n₁, k₁).

Далее осуществляют сложение по модулю два синхронизирующей последовательности c₂ со словами кода БЧХ. В качестве синхронизирующей последовательности выбирают двоичный код с блоковой длиной n₁ и информационной длиной k₂, например, код Рида-Маллера (РМ) 1-го порядка (последовательность максимального периода) с проверочным многочленом h₂(x). Между номерами слов БЧХ в каскадном коде и информационной частью синхронизирующей последовательности (кода РМ) устанавливается взаимно однозначное соответствие. Первое слово БЧХ складывается с последовательностью, полученной в результате кодирования первым кодом РМ, второе - в результате кодирования вторым кодом РМ и так далее. Такая операция сложения выполняется со всеми словами кода БЧХ. Если проверочные многочлены суммируемых кодов h₁(x) и h₂(x) взаимно просты и являются делителями двучлена xⁿ¹+1, в результате будет получено n слов циклического кода БЧХ с блоковой длиной n₁ и информационной длиной k₁+k₂. Этот код будет иметь минимальное кодовое расстояние, равное

d=2·log₂(r),

где r=n₁-k₁-k₂ - число проверочных символов кода,

и обладать корректирующими свойствами.

Третья последовательность c₃, с которой складываются слова БЧХ, будет постоянной последовательностью длины n₁ бит для всех слов, нарушающей циклические свойства кода БЧХ. Такой последовательностью может быть любая последовательность, не являющаяся кодовым словом кода БЧХ, например, последовательность 10000...000.

Входная последовательность, сформированная в виде суммы трех последовательностей, поступает на информационный вход устройства кодовой цикловой синхронизации. При этом входная последовательность записывается в регистр задержки 1 и одновременно поступает на вход узла обнаружения ошибок 2, состоящего из двух последовательно соединенных первого фильтра 3 и второго фильтра 4 Хаффмена и регистра синдрома 5.

В фильтрах 3, 4 Хаффмена входная последовательность умножается на проверочные многочлены кодов БЧХ и РМ - h₁(x) и h₂(x). Таким образом, в первом фильтре 3 Хаффмена вычисляется синдром кода БЧХ или последовательности c₁, а во втором фильтре 4 - синдром кода РМ или последовательности c₂.

При поступлении безошибочного слова синдром кода равен нулю и в регистре синдрома 5 будет записана комбинация d₀, соответствующая преобразованной в фильтрах 3 и 4 Хаффмена последовательности c₃.

При поступлении на вход слова с ошибками, кратность которых лежит в пределах корректирующей способности кода, в регистре синдрома 5 будет записана комбинация из некоторого множества {d_i}, соответствующая преобразованной в фильтрах 3, 4 Хаффмена последовательности c₃ и комбинации ошибок.

Предлагаемое устройство осуществляет синхронизацию не только по словам кода БЧХ, принятым с ошибками, которым однозначно соответствует определенный синдром кода, как в известном устройстве, но и по словам кода, количество ошибок в которых превосходит корректирующую способность кода БЧХ с учетом синхронизирующей последовательности c₂ и соответствует исправляющей способности последовательности c₁. В этом случае одному синдрому, записанному в регистр синдрома 5, может соответствовать несколько различных комбинаций ошибок. Обозначим множество таких синдромов через {r_i}.

Блок дешифраторов 10 при обнаружении комбинации d₀ или комбинации из множеств {d_i} или {r_i} в регистре синдрома 5 выдает на вход блока сумматоров по модулю два 15 соответствующие комбинации ошибок.

В этот момент времени в регистре 8 второго фильтра 4 Хаффмена находится двоичная комбинация номеров, однозначно соответствующая последовательности c₂, поскольку последовательность c₁ снимается первым фильтром 3 Хаффмена, а последовательность c₃ является постоянной.

Эта двоичная комбинация номеров с выхода регистра 8 подается на другой вход блока сумматоров по модулю два 15. В блоке сумматоров по модулю два 15 осуществляется коррекция разрядов рассматриваемой комбинации номеров так, чтобы на выходе блока сумматоров по модулю два 15 была двоичная комбинация, соответствующая номеру слова кода БЧХ. Для этого блок дешифраторов 10 распознает комбинации синдрома в регистре синдрома 5, определяет комбинацию ошибок и выдает соответствующие корректирующие сигналы на вход блока сумматоров по модулю два 15.

Структура блока дешифраторов 10 соответствует комбинациям синдрома для различных комбинаций ошибок. Комбинации синдрома, которые распознаются блоком дешифраторов 10, получают путем вычисления синдрома для каждого из возможных комбинаций ошибок. Пример построения блока дешифраторов 10 представлен в источнике "Кларк Дж., мл., Кейн Дж. Кодирование с исправлением ошибок в системах цифровой связи: Пер. с англ. - М.: Радио и связь, 1987, стр.96-101".

Если комбинация синдрома в регистре синдрома 5 равна d₀ или какой-либо комбинации из множества {d_i} на выходе блока дешифраторов 10 возникает сигнал разрешения, по которому коммутатор 16 передает откорректированный номер слова кода БЧХ с выхода блока сумматоров по модулю два 15 на вход блока сравнения номеров 22.

В том случае, если комбинация синдрома в регистре синдрома 5 равна какой-либо комбинации из множества {r_i}, по сигналу разрешения с выхода блока дешифраторов 10 на вход блока регистров 21 передается несколько различных вариантов откорректированных номеров слов кода БЧХ с выхода блока сумматоров по модулю два 15, соответствующих различным возможным комбинациям ошибок.

Блок регистров 21 выполнен в виде совокупности параллельных регистров сдвига, в каждый из которых записывается свой номер слова кода БЧХ с выхода блока сумматоров по модулю два 15. Длина каждого из регистров сдвига блока регистров 21 равна длине слова кода БЧХ. На тактовый вход блока регистров 21, который на схеме не показан, постоянно подается тактовая частота, совпадающая со скоростью поступления информации на вход устройства. Таким образом, записанные в блок регистров 21 номера появляются на его выходе в момент времени, когда новые номера следующего слова кода БЧХ поступают на вход блока регистров 21. Одновременно номера слов кода БЧХ с выхода блока регистров 21 поступают на вход полного сумматора номеров 14, в котором ко всем номерам слов кода БЧХ добавляется единица. Так как номера следующих друг за другом слов кода БЧХ отличаются на единицу, номера слов кода БЧХ на выходе полного сумматора номеров 14 и аналогичные номера с выхода блока сумматоров по модулю два 15 должны совпадать. Схема сравнения номеров 20 сравнивает попарно параллельно каждый из вариантов поступающих откорректированных номеров с выхода блока сумматоров по модулю два 15 со всеми номерами на выходе полного сумматора номеров 14 и, в случае хотя бы одного совпадения, выдает сигнал разрешения на увеличение счета на единицу в схеме счета последовательности номеров 19.

Схема счета последовательности номеров 19 выполнена в виде совокупности параллельных регистров. Максимальное число параллельных регистров определяется количеством вариантов ошибок для каждого значения синдрома из множества {r_i}. Длина каждого из регистров сдвига схемы счета последовательности номеров 19, так же как и длина каждого регистра номеров блока регистров 21, равна длине слова кода БЧХ, а число разрядов слова этих регистров соответствует записи максимального числа подсчитанных номеров в последовательности следующих подряд друг за другом слов БЧХ для обеспечения требуемой вероятности цикловой синхронизации.

Для записи счета номеров, например, до восьми достаточно в слове трех разрядов (2³=8) для регистра схемы счета последовательности номеров 19.

Каждому параллельному регистру сдвига блока регистров 21, содержащему определенную последовательность номеров, соответствует свой регистр сдвига в схеме счета последовательности номеров 19 с записанными в него числами подсчета номеров.

В случае сравнения номера с выхода блока сумматоров по модулю два 15 с одним из номеров на выходе полного сумматора номеров 14 значение на выходе регистра сдвига схемы счета последовательности номеров 19, соответствующее счету сравненного номера на выходе полного сумматора номеров 14, увеличивается на единицу и перезаписывается на вход того регистра сдвига схемы счета последовательности номеров 19, который соответствует регистру сдвига блока регистров 21, на вход которого записывается сравненный откорректированный номер с выхода блока сумматоров по модулю два 15.

На входы регистров сдвига схемы счета последовательности номеров 19, для соответствующих номеров которых нет сравнения или которые достигли максимальной длины последовательности, записываются исходные состояния. Также исходные состояния записываются в регистр сдвига схемы счета последовательности номеров 19 по начальной установке.

Схема счета последовательности номеров 19 считает количество совпадений номеров следующих друг за другом слов кода БЧХ. При превышении числа совпадений заданного порогового значения на выходе схемы счета последовательности номеров 19 возникает сигнал переноса, который свидетельствует о высокой достоверности принятой комбинации номеров. По сигналу переноса со схемы счета последовательности номеров 19 коммутатор 16 подключает соответствующую комбинацию номера кода БЧХ с выхода блока сумматоров по модулю два 15 к входу блока сравнения номеров 22. На другой вход блока сравнения номеров 22 поступают сигналы со старших разрядов счетчика 11.

Счетчик 11 работает на тактовой частоте, поступающей по входу синхронизации устройства. Частота тактов равна скорости поступления информации на вход устройства.

Счетчик 11 состоит из двух частей: младшие разряды имеют коэффициент пересчета, равный длине слова кода БЧХ - n₁, старшие разряды изменяются по сигналу переноса с младших разрядов и считают количество слов кода БЧХ, поступающих на вход устройства. Количество старших разрядов счетчика выбирается так, чтобы обеспечить счет всех n слов кода БЧХ каскадного кода.

В блоке сравнения номеров 22 вычисляется разность между номерами кодовых слов, которые были вычислены по принятым кодовым словам, и номерами слов, подсчитанных счетчиком 11. Для правильно принятых слов кода БЧХ эта разность должна быть постоянной, поскольку старшие разряды счетчика 11 изменяются синхронно с номерами слов кода БЧХ, поступающих на вход устройства кодовой цикловой синхронизации.

Выход блока сравнения номеров 22 соединен с адресными входами ОЗУ 12. Остальные адресные входы ОЗУ 12 соединены с младшими разрядами счетчика 11. Таким образом, на адресный вход ОЗУ 12 поступают сигналы, определяющие фазу принятых слов кода БЧХ или местоположение слов кода БЧХ в каскадном коде.

В ОЗУ 12 по каждому адресу, соответствующему фазе принятых слов кода БЧХ, хранится информация, соответствующая количеству принятых слов кода БЧХ. По сигналу установки, который на схеме не показан, содержимое ОЗУ 12 обнуляется. С поступлением очередного слова кода БЧХ к содержимому ОЗУ 12, соответствующему количеству слов кода, принятых с данной фазой, с помощью полного сумматора 18 добавляется единица, и это новое значение числа слов кода с совпавшей фазой записывается в ОЗУ 12. Запись в ОЗУ 12 выполняется по сигналу разрешения с выхода схемы ИЛИ 13, на входы которой подаются разрешающие сигналы либо с блока дешифраторов 10, либо со схемы счета последовательности номеров 19. Разрешающий сигнал с блока дешифраторов 10 возникает при определении комбинации ошибок в пределах корректирующей способности кода, а разрешающим сигналом со схемы счета последовательности номеров 19 является сигнал переноса на его выходе. Сигнал переноса схемы счета последовательности номеров 19 формируется при количестве ошибок в словах кода, превышающем пределы корректирующей способности кода без снятия синхронизирующей последовательности, а также при условии, что номера нескольких следующих друг за другом слов кода соответствуют друг другу.

Если число совпадений фаз слов кода превысит некоторую заранее заданную величину, то по сигналу с выхода ОЗУ 12 срабатывает пороговый блок 17. При этом на выходе порогового блока 17 возникает сигнал разрешения, поступающий на вход счетчика синхронизации 23. По этому сигналу счетчик синхронизации 23 устанавливается в состояние, соответствующее номеру последнего принятого кодового слова. Номер последнего кодового слова, при котором произошло превышение порогового значения, с выхода коммутатора 16 поступает на установочные входы счетчика синхронизации 23. По сигналу разрешения с порогового блока 17 младшие разряды счетчика синхронизации 23 устанавливаются в 0, а в старшие - записывается номер последнего слова кода БЧХ.

Полный объем счетчика синхронизации 23 равен n словам кода БЧХ или n*n₁. На тактовый вход счетчика синхронизации 23 подается тактовая частота с входа синхронизации устройства кодовой цикловой синхронизации, равная скорости поступления информации на вход устройства. Поэтому по окончании приема всех слов кода БЧХ каскадного кода на выходе счетчика синхронизации 23 возникает сигнал переноса.

Входная информация с информационного входа устройства записывается в регистр задержки 1. Объем регистра задержки 1 равен длине каскадного кода, поэтому сигнал переноса с выхода счетчика синхронизации 23 поступает на выход синхронизации устройства кодовой цикловой синхронизации одновременно с появлением каскадного кода на выходе регистра задержки 1.

Цикловая синхронизация осуществляется по мажоритарному принципу. Для принятия решения о цикловой синхронизации необходимо совпадение определенного числа номеров и фаз принятых кодовых слов. Номера принятых кодовых слов вычисляются в блоке сумматоров по модулю два 15. Возможны два варианта: комбинации ошибок в слове кода в пределах корректирующей способности кода или комбинации ошибок за пределами корректирующей способности кода. В первом случае комбинация ошибок однозначно определяется блоком дешифраторов 10 и значение для откорректированного номера сразу записывается в ОЗУ 12. Во втором случае комбинация ошибок не может быть однозначно определена блоком дешифраторов 10; сначала возможные варианты совпадения номеров слов кода подсчитываются схемой счета последовательности номеров 19, и только при превышении числа совпадений заданного порогового значения определяется достоверный номер, значение для которого записываются в ОЗУ 12.

Число регистров в блоке регистров 21 определяется количеством комбинаций ошибок за пределами корректирующей способности кода БЧХ, которые соответствуют определенной комбинации синдрома в регистре синдрома 5. Длина последовательности схемы счета последовательности номеров 19 и величина порога срабатывания порогового блока 17 выбираются таким образом, чтобы обеспечить высокую вероятность правильной цикловой синхронизации.

Число регистров в блоке регистров 21 и в схеме счета последовательности номеров 19 и величина порога срабатывания порогового блока 17 зависят от конкретных параметров помехоустойчивого каскадного кода. Например, для каскадного кода, внешним кодом которого является код Рида-Соломона (32, 16), а внутренним - код БЧХ (31, 16), число номеров равно тридцати двум, объем регистра синдрома с учетом номеров равен десяти, что позволяет однозначно дешифрировать не более одной ошибки в каждом слове БЧХ. Каждому из оставшихся 988 синдромов могут соответствовать по пять слов БЧХ, содержащих две или три ошибки, поэтому количество регистров в блоке регистров 21 равно пяти. При моделировании устройства, рассмотренного в данном примере, было определено, что для обеспечения вероятности цикловой синхронизации не менее вероятности правильного декодирования кода длина последовательности схемы счета последовательности номеров 19 должна быть равна пяти, а величина порога срабатывания порогового блока 17 равна трем.

Цикловая синхронизация в предлагаемом изобретении выполняется не только по словам кода с ошибками, находящимися в пределах корректирующей способности кода, как в известном устройстве, но и по словам кода с ошибками, выходящими за пределы корректирующей способности кода. Это повышает помехоустойчивость цикловой синхронизации и позволяет осуществлять синхронизацию при более высоком уровне помех в канале связи, из-за чего соответственно возрастает количество ошибок в словах кода.

Достигаемым техническим результатом устройства кодовой цикловой синхронизации является повышение его помехоустойчивости в системах передачи дискретной информации.

Устройство кодовой цикловой синхронизации, содержащее регистр задержки и узел обнаружения ошибок, входы которых объединены и соединены с информационным входом устройства, при этом узел обнаружения ошибок выполнен в виде двух последовательно соединенных фильтров Хаффмена и регистра синдрома, причем каждый фильтр Хаффмена состоит из последовательно соединенных регистра и сумматора по модулю два, выход второго фильтра Хаффмена соединен со входом регистра синдрома, выход которого соединен с блоком дешифраторов, выход которого соединен с блоком сумматоров по модулю два, другой вход которого соединен с выходом регистра второго фильтра Хаффмена, входы блока сравнения номеров соединены со старшими разрядами счетчика, выход блока сравнения номеров соединен со старшими разрядами адресного входа ОЗУ, младшие разряды адресного входа которого соединены с младшими разрядами счетчика, тактовый вход счетчика соединен с входом синхронизации устройства, разрешающий вход счетчика синхронизации соединен с выходом порогового блока, выход ОЗУ соединен с полным сумматором, на другой вход которого постоянно подана логическая "1", выход полного сумматора соединен с информационным входом ОЗУ, выход счетчика синхронизации является выходом синхронизации устройства, а выход регистра задержки является информационным выходом устройства, отличающееся тем, что в устройство введены схема ИЛИ, коммутатор, схема счета последовательности номеров, схема сравнения номеров, полный сумматор номеров и блок регистров, при этом первый вход схемы ИЛИ соединен с выходом блока дешифраторов, второй вход схемы ИЛИ связан с выходом схемы счета последовательности номеров, а выход схемы счета последовательности номеров соединен с коммутатором, вход схемы счета последовательности номеров соединен с выходом схемы сравнения номеров, вход которой связан с полным сумматором номеров, выход схемы ИЛИ соединен с разрешающим входом ОЗУ, выход блока сумматоров по модулю два связан со схемой сравнения номеров, коммутатором и блоком регистров, выход блока регистров соединен с первым входом полного сумматора номеров, на второй вход которого постоянно подана логическая "1", выход полного сумматора соединен с пороговым блоком, выход коммутатора связан со счетчиком синхронизации и блоком сравнения номеров, выход блока дешифраторов соединен с коммутатором.