Функциональная структура корректировки аргументов промежуточной суммы ±[s''i] параллельного сумматора в позиционно-знаковых кодах f(+/-)

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств для выполнения арифметических операций суммирования и вычитания в позиционно-знаковых кодах. Техническим результатом является упрощение функциональной структуры сумматора. Каждый разряд сумматора выполнен в виде двух эквивалентных по структуре каналов - положительного и условно отрицательного, при этом в одном из вариантов выполнения i-й разряд каждого канала содержит шесть элементов ИЛИ-НЕ. 9 н.п. ф-лы, 41 ил.

 

Текст описания приведен в факсимильном виде.

1. Функциональная структура корректировки аргументов промежуточной суммы ±[S3i] параллельного сумматора в позиционно-знаковых кодах f(+/-), условно «i» разряд которой выполнен в виде двух эквивалентных по структуре логических функций положительного и условно отрицательного каналов корректировки аргументов, и каждый канал «i» разряда включает три логические функции f1(&)-И, f2(&)-И и f3(&)-И, которые формируют преобразованные аргументы (+S4i)1 или (-S4i)1, (+S4i)2 или (-S4i)2 и (+S4i)3 или (-S4i)3, и функциональные выходные связи которых являются функциональными входными связями логической функции f1({)-ИЛИ, которая формирует выходной аргумент +S5i или -S5i, а две функциональные дополнительные входные связи которой являются входными связями канала для приема аргументов (+S4i-1)1 или (-S4i-1)1 и (+S4i-1)3 или (-S4i-1)3 условно «i-1» разряда, а функциональная выходная связь логической функции f1({)-ИЛИ является одновременно функциональной выходной связью канала для подачи аргумента +S5i или -S5i в противоположный по знаку канал и первой функциональной входной связью логической функции f4(&)-И, вторая функциональная входная связь которой является функциональной выходной связью логической функции
первая функциональная входная связь которой является функциональной входной связью канала для приема аргумента -S5i или +S5i с противоположного по знаку канала условно «i» разряда, при этом функциональные выходные связи логических функций f1(&)-И и f3(&)-И, которые формируют преобразованный аргумент (+S4i)1 или (-S4i)1 и (+S4i)3 или (-S4i)3 условно «i» разряда также являются функциональными выходными связями канала, а функциональные входные связи этих функций являются функциональными входными связями канала для приема аргументов промежуточной суммы -S3i или +S3i условно «i» разряда и -S3i-1 или +S3i-1 условно «i-1» разряда для логической функции f1(&)-И и для приема аргументов промежуточной суммы -S3i или +S3i условно «i» разряда, аргументов промежуточной суммы с измененным уровнем аналогового сигнала или условно «i-1» разряда и аргументов промежуточной суммы -S3i-2 или -S3i-2 условно «i-2» разряда для логической функции f3(&)-И, при этом функциональные входные связи логической функции f2(&)-И являются функциональными входными связями канала для приема аргументов промежуточных сумм +S3i или -S3i условно «i» разряда и аргументов промежуточных сумм с измененным уровнем аналогового сигнала или условно «i-1» разряда, отличающаяся тем, что в условно «i» разряда каждого канала введена инвертирующая функция f1(&)-НЕ, при этом функциональные связи логических функций в структуре сумматора выполнены в соответствии с математической моделью вида

где - функция f(})-ИЛИ; - функция f1(&)-И; - функция f1(&)-И-НЕ;
«==» - инвертирующая функция

2. Функциональная структура корректировки аргументов промежуточной суммы ±[S3i] параллельного сумматора в позиционно-знаковых кодах f(+/-), условно «i» разряд которой выполнен в виде двух эквивалентных по структуре логических функций положительного и условно отрицательного каналов корректировки аргументов, и каждый канал «i» разряда включает три логические функции f1(&)-И, f2(&)-И и f3(&)-И, которые формируют преобразованные аргументы (+S4i)1 или (-S4i)1, (+S4i)2 или (-S4i)2 и (+S4i)3 или (-S4i)3 и функциональные выходные связи которых являются функциональными входными связями логической функции f1({)-ИЛИ, которая формирует выходной аргумент +S5i или -S5i, а две дополнительные функциональные входные которой являются входными связями канала для приема аргументов (+S4i-1)1 или (-S4i-1)1 и (+S4i-1)2 или (-S4i-1)2 условно «i-1» разряда, а функциональная выходная связь логической функции f1({)-ИЛИ является функциональной выходной связью канала для подачи аргумента +S5i или -S5i в противоположный по знаку канал, при этом функциональные выходные связи логических функций f1(&)-И и f3(&)-И, которые формируют преобразованный аргумент (+S4i)1 или (-S4i)1 и (+S4i)2 или (-S4i)2 условно «i» разряда также являются функциональными выходными связями канала, а функциональные входные связи этих функций являются функциональными входными связями канала для приема аргументов промежуточной суммы -S3i или +S3i условно «i» разряда и -S3i-1 или +S3i-1 условно «i-1» разряда для логической функции f1(&)-И и для приема аргументов промежуточной суммы -S3i или +S3i условно «i» разряда, аргументов промежуточной суммы с измененным уровнем аналогового сигнала или условно «i-1» разряда и аргументов промежуточной суммы или условно «i-2» разряда для логической функции f3(&)-И, при этом функциональные входные связи логической функции f2(&)-И являются функциональными входными связями канала для приема аргументов промежуточных сумм +S3i или -S3i условно «i» разряда и аргументов промежуточных сумм с измененным уровнем аналогового сигнала или условно «i-1» разряда, каждый канал также содержит логическую функции f4(&)-И, отличающаяся тем, что в условно «i» разряда каждого канала введены логическая функция и инвертирующие функции и при этом функциональные связи логических функций в структуре сумматора выполнены в соответствии с математической моделью вида

где - логическая функция

3. Функциональная структура корректировки аргументов промежуточной суммы ±[S3i] параллельного сумматора в позиционно-знаковых кодах f(+/-), условно «i» разряд которой выполнен в виде двух эквивалентных по структуре логических функций положительного и условно отрицательного каналов корректировки аргументов и каждый канал «i» разряда включает три логические функции f1(&)-И, f2(&)-И и f3(&)-И, при этом функциональные выходные связи логических функций f1(&)-И и f3(&)-И, которые формируют преобразованный аргумент (+S4i)1 или (-S4i)1 и (+S4i)2 или (-S4i)2 условно «i» разряда, являются функциональными выходными связями канала, а функциональные входные связи этих функций являются функциональными входными связями канала для приема аргументов промежуточной суммы -S3i или +S3i условно «i» разряда и -S3i-1 или +S3i-1 условно «i-1» разряда для логической функции f1(&)-И и для приема аргументов промежуточной суммы -S3i или +S3i условно «i» разряда, аргументов промежуточной суммы с измененным уровнем аналогового сигнала или условно «i-1» разряда и аргументов промежуточной суммы или условно «i-2» разряда для логической функции f3(&)-И, при этом функциональные входные связи логической функции f2(&)-И, которая формирует преобразованный аргумент +S4i или -S4i, являются функциональными входными связями канала для приема аргументов промежуточных сумм +S3i или -S3i условно «i» разряда и аргументов промежуточных сумм с измененным уровнем аналогового сигнала или условно «i-1» разряда, отличающаяся тем, что в условно «i» разряда каждого канала введены логические функции и при этом функциональные связи логических функций в структуре сумматора выполнены в соответствии с математической моделью вида

4. Функциональная структура корректировки аргументов промежуточной суммы ±[S3i] параллельного сумматора в позиционно-знаковых кодах f(+/-), условно «i» разряд которой выполнен в виде двух эквивалентных по структуре логических функций положительного и условно отрицательного каналов корректировки аргументов, отличающаяся тем, что в условно «i» разряда каждого канала введены логические функции и при этом функциональные связи логических функций в структуре сумматора выполнены в соответствии с математической моделью вида

5. Функциональная структура корректировки аргументов промежуточной суммы ±[S3i] параллельного сумматора в позиционно-знаковых кодах f(+/-), условно «i» разряд которой выполнен в виде двух эквивалентных по структуре логических функций положительного и условно отрицательного каналов корректировки аргументов, и каждый канал «i» разряда включает логическую функцию f1(&)-И, вторая функциональная входная связь которой является выходной функциональной связью логической функции первая функциональная входная связь которой является функциональной связью канала для приема аргумента -S5i или +S5i с противоположного по знаку канала, отличающаяся тем, что в условно «i» разряда каждого канала введены логические функции и при этом функциональные связи логических функций в структуре сумматора выполнены в соответствии с математической моделью вида

6. Функциональная структура корректировки аргументов промежуточной суммы ±[S3i] параллельного сумматора в позиционно-знаковых кодах f(+/-), условно «i» разряд которой выполнен в виде двух эквивалентных по структуре логических функций положительного и условно отрицательного каналов корректировки аргументов и каждый канал «i» разряда включает логическую функцию f1(&)-И, отличающаяся тем, что в условно «i» разряда каждого канала введены логические функции и при этом функциональные связи логических функций в структуре сумматора выполнены в соответствии с математической моделью вида

7. Функциональная структура корректировки аргументов промежуточной суммы ±[S3i] параллельного сумматора в позиционно-знаковых кодах f(+/-), условно «i» разряд которой выполнен в виде двух эквивалентных по структуре логических функций положительного и условно отрицательного каналов корректировки аргументов, и каждый канал «i» разряда включает логическую функцию f1(&)-И, отличающаяся тем, что в условно «i» разряда каждого канала введены логические функции f1(})-ИЛИ, f2(})-ИЛИ, f3(})-ИЛИ, и при этом функциональные связи логических функций в структуре сумматора выполнены в соответствии с математической моделью вида

8. Функциональная структура корректировки аргументов промежуточной суммы ±[S3i] параллельного сумматора в позиционно-знаковых кодах f(+/-), условно «i» разряд которой выполнен в виде двух эквивалентных по структуре логических функций положительного и условно отрицательного каналов корректировки аргументов, и каждый канал «i» разряда включает логическую функцию f1(&)-И, функциональная входная связь которой является выходной функциональной связью логической функции первая функциональная входная связь которой является функциональной связью канала для приема аргумента -S5i или +S5i с противоположного по знаку канала, отличающаяся тем, что в условно «i» разряда каждого канала введены логические функции f1(})-ИЛИ, f2(})-ИЛИ, f3(})-ИЛИ и при этом функциональные связи логических функций в структуре сумматора выполнены в соответствии с математической моделью вида

9. Функциональная структура корректировки аргументов промежуточной суммы ±[S3i] параллельного сумматора в позиционно-знаковых кодах f(+/-), условно «i» разряд которой выполнен в виде двух эквивалентных по структуре логических функций положительного и условно отрицательного каналов корректировки аргументов, и каждый канал «i» разряда включает логическую функцию f1(&)-И, первая функциональная входная связь которой является выходной функциональной связью логической функции f1(})-ИЛИ, которая формирует аргумент +S5i или -S5i и является функциональной связью канала для подачи его в противоположный по знаку канал, а вторая функциональная входная связь логической функции f1(&)-И является выходной функциональной связью логической функции первая функциональная входная связь которой является функциональной связью канала для приема аргумента -S5i или +S5i с противоположного по знаку канала, отличающаяся тем, что в условно «i» разряда каждого канала введены логические функции и при этом функциональные связи логических функций в структуре сумматора выполнены в соответствии с математической моделью вида



 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано в устройствах суммирования. .

Изобретение относится к области цифровой вычислительной техники и может быть использовано в процессорных устройствах ЭВМ и в устройствах цифровой автоматики. .

Изобретение относится к вычислительной технике и может быть использовано для выполнения вычислительных операций в кодах Грея. .

Изобретение относится к области вычислительной техники и цифровой автоматики. .

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано для создания специализированных процессоров по выполнению логических операции функционально полной системы булевых функций.

Изобретение относится к области цифровой вычислительной техники и может быть использовано в процессорных устройствах ЭВМ и в устройствах цифровой автоматики. .

Изобретение относится к цифровой вычислительной технике и может быть использовано в процессорах ЭВМ и в устройствах цифровой автоматики. .

Изобретение относится к цифровой вычислительной технике и может быть использовано в процессорах ЭВМ и в устройствах цифровой автоматики. .

Изобретение относится к области цифровой вычислительной техники и может быть использовано в процессорах ЭВМ и в устройствах цифровой автоматики. .

Изобретение относится к области цифровой вычислительной техники и может быть использовано в процессорах ЭВМ и в устройствах цифровой автоматики. .

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнения арифметических операций, в частности процессов суммирования и вычитания, в позиционно-знаковых кодах

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнения арифметических операций, в частности процессов суммирования и вычитания, в позиционно-знаковых кодах

Изобретение относится к области вычислительной техники и технике защиты информации и может использоваться в средствах криптографической защиты информации

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнении арифметических операций, в частности процессов суммирования и вычитания

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств для выполнения арифметических операций суммирования и вычитания в позиционно-знаковых кодах

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств для выполнения арифметических операций суммирования и вычитания в позиционно-знаковых кодах

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств для выполнения арифметических операций в позиционно-знаковых кодах

Сумматор // 2380739
Изобретение относится к вычислительной технике и может быть использовано при построении многоразрядных быстродействующих сумматоров и АЛУ

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнения арифметических операций суммирования частичных произведений в комбинационном умножителе

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнения арифметических операций суммирования и вычитания, в позиционно-знаковых кодах
Наверх