Интерполятор прямого кодирования для измерения интервалов времени


 


Владельцы патента RU 2467371:

Учреждение Российской Академии Наук (УРАН) Петербургский ин-т ядерной физики им. Б.П. Константинова РАН (RU)

Изобретение относится к области измерительной техники и может быть использовано в экспериментальной физике, а также в других областях науки и техники при измерении интервалов времени с помощью двухотсчетных измерительных устройств, т.е. устройств, включающих в себя интерполятор. Изобретение направлено на повышение точности измерения интервалов времени, что обеспечивается за счет того, что в интерполятор прямого кодирования для измерения интервалов времени, включающий набор триггеров TR D-типа, неинверсный элемент задержки DLY логического сигнала, введены два двухвходовых неинверсных элемента логического суммирования OR1 и OR2, причем один вход первого неинверсного элемента логического суммирования OR1 и вход неинверсного элемента задержки логического сигнала DLY объединены и являются первым входом интерполятора для подключения внешнего источника сигнала интерполируемого интервала времени положительной полярности, а выход неинверсного элемента задержки DLY логического сигнала соединен с другим входом первого неинверсного элемента логического суммирования OR1 и с объединенными между собой двумя входами второго неинверсного элемента логического суммирования OR2, выход которого соединен с С-входом первого триггера TR1 D-типа. При этом все триггеры TR D-типа последовательно соединены прямым выходом каждого предыдущего триггера с С-входом последующего триггера, D-входы всех вышеупомянутых триггеров объединены между собой и соединены с выходом первого неинверсного элемента логического суммирования OR1, PR-входы предустановки вышеупомянутых триггеров объединены между собой и соединены с источником питания Vcc, a CLR-входы исходного состояния вышеупомянутых триггеров объединены и образуют второй вход интерполятора для подключения внешнего источника CLR-сигнала отрицательной полярности, прямые выходы вышеупомянутых триггеров образуют соответствующие выходы OUT TR интерполятора. 2 з.п. ф-лы, 1 ил.

 

Изобретение относится к области измерительной техники и может быть использовано в экспериментальной физике, а также в других областях науки и техники при измерении интервалов времени с помощью двухотсчетных измерительных устройств, т.е. устройств, включающих в себя интерполятор.

При создании двухотсчетных измерителей интервалов времени прямого кодирования, содержащих генератор тактовой частоты, счетчик канала грубого отсчета, схему фазирования стартового/стопового сигнала с периодом тактовой частоты Т0 и интерполятор, всегда возникают вопросы повышения точности интерполяции и вопросы о процедуре совмещения шкал грубого и точного отсчетов как на физическом (аппаратном), так и на программном уровнях.

Достижение предельной точности измерения, определяемой техническим решением построения интерполятора при конечном быстродействии выбранной элементной базы, и степень сложности задачи согласования шкал грубого и точного отсчетов зависят от типа интерполяторов, простейшими из которых являются интерполяторы прямого кодирования, т.е. интерполяторы без промежуточных преобразований интерполируемых интервалов времени, например преобразований вида время→время→код либо время→напряжение→код.

Известно устройство для измерения интервала времени [2], включающее кроме последовательно соединенных опорного генератора импульсов, элемента И, счетчика импульсов, а также триггера, выходом соединенного с оставшимся входом элемента И, последовательную цепь элементов задержки, подключенную к выходу опорного генератора импульсов. Выходы всех элементов задержки через соответствующие дополнительные элементы И, вторые входы которых подключены к выходу триггера, и соответствующие триггеры присоединены к входам шифратора. На выходах шифратора в процессе измерения образуются значения младших разрядов результата измерения. В данном устройстве с помощью последовательной цепи элементов задержки образована субшкала отсчета времени с меньшим шагом квантования времени, за счет чего повышается точность измерения интервала времени. Однако данный аналог имеет погрешность, связанную со старт-стопным режимом работы опорного генератора. В таком режиме не может работать точный кварцевый генератор, а в релаксационном генераторе трудно обеспечить высокую точность и стабильность опорной частоты. Дополнительную погрешность вносят элементы задержки, времена задержки которых могут различаться ввиду технологического разброса.

Известен временной интерполятор [3], содержащий счетчик импульсов и секционированную линию задержки, входы которых соединены с общим зажимом опорных сигналов. Устройство включает регистр в виде множества триггеров с общими информационными и сбросовыми входами, причем синхронизирующие входы триггеров соединены с соответствующими промежуточными отводами линии задержки. Кроме того, в схему входит постоянное запоминающее устройство, которое служит преобразователем термометрического кода регистра в двоичный код. Общее время задержки сакционированной линии задержки равно одному опорному периоду. Запуск устройства осуществляется синхронизированным с опорным сигналом стартовым импульсом, который разрешает работу счетчика импульсов. Одновременно опорные сигналы распространяются по линии задержки. В момент поступления стопового импульса счетчик импульсов фиксирует число полных опорных периодов, уложившихся в измеряемый интервал. В итоге счетчик отражает старшие биты результата измерения, а постоянное запоминающее устройство - младшие биты. Погрешность измерения определяется в данном устройстве временем задержки одной секции линии задержки, что существенно меньше опорного периода. Кроме того, имеется дополнительный источник погрешности преобразования из-за возможней неравномерности задержки отдельных секций линии задержки.

Фазовый интерполятор прямого кодирования [1], который принят в качестве прототипа, состоит из К триггеров D-регистра, D-входы всех К триггеров соединены между собой попарно через К-1 элементов задержек, причем D-вход первого триггера соединен с источником последовательности тактовой частоты, С-входы объединены между собой и соединены с источником стартового/стопового сигнала. Поскольку интервалом времени, подлежащим интерполяции, является период тактовой частоты Т0, очевидно, что время единичной задержки ΔT должно быть ΔТ<Т0 и что ΔТ определяет абсолютную точность при регистрации положения на временной шкале стартового/стопового сигнала, активизирующего триггеры по С-входам с активными уровнями на их D-входах. Двоичный код о положении стартового/стопового сигнала формируется внешним D-входовым приоритетным шифратором, соединенным своими входами с соответствующими выходами триггеров интерполятора. Реализация схемотехники данного интерполятора с использованием современной технологии представляет программируемую структуру полупроводниковых логических элементов со всеми присущими им характеристиками (быстродействие, конечные пороги включения/выключения, гистерезис). В этих реальных условиях при стремлении минимизировать отношение ΔТ/Т0 (с целью повышения точности интерполяции) наступает ограничение, когда при реально существующей дифференциальной нелинейности (из-за реальных неравенств (ΔТ≠ΔТ2……±ΔТк-1), а также при отклонении скважности в последовательностях тактовой частоты от идеального меандра (из-за гистерезиса пороговых элементов задержек) нарушается монотонность характеристики дискретизации интервала времени, что приводит к катастрофической ошибке.

Для фазового интерполятора прямого кодирования согласование шкал на физическом уровне будет выполнятся автоматически, если (ΔТ1=ΔТ2…ΔТк-1=ΔТ и К*ΔТ=Т0. Приближение реалий к идеалу - есть содержание технической задачи согласования шкал. Очевидно, что интерполятор, при использовании которого не требуется решать такую задачу, имеет самую высокую, с точки зрения эргономики, характеристику и, естественно, предпочтителен в практике создания двухотсчетных измерителей интервалов времени.

Задачей данного изобретения является улучшение динамических и эргономических характеристик интерполятора прямого кодирования, в частности, достижение гарантированной монотонности характеристики дискретизации интерполируемого интервала времени при предельном быстродействии элементной базы и автоматическом совмещении шкал точного и грубого отсчетов в двухотсчетных измерительных устройствах.

Поставленная задача достигается путем совмещения функций узлов известных фазовых интерполяторов прямого кодирования (таких как: дискретизация интерполярируемого интервала времени с помощью специально формируемых сдвинутых по фазе последовательностей тактовой частоты канала грубого отсчета, регистрация положения стартового/стопового сигнала на шкале точного отсчета и хранение результата регистрации) в каждом функциональном элементе предлагаемого интерполятора - триггере.

Предлагаемый интерполятор прямого кодирования для измерения интервалов времени (фиг.1) содержит D-регистр из К триггеров TR, один неинверсный элемент задержки DLY логического сигнала, а также два двухвходовых неинверсных элемента логического суммирования OR1 и OR2, при этом К D-триггеры TR последовательно соединены между прямым выходом предыдущего триггера с С-входом последующего триггера, один вход первого логического элемента OR1 и вход элемента задержки DLY объединены между собой и соединены с первым входом интерполятора IN1 для подключения внешнего источника интерполируемого интервала времени, выход элемента задержки DLY соединен с другим входом первого логического элемента OR1 и с двумя объединенными между собой входами второго логического элемента OR2, выход первого логического элемента OR1 соединен с объединенными между собой D-входами триггеров TR D-типа, а выход второго логического элемента OR2 - с С-входом первого триггера TR1, PR-входы предустановки триггеров TR D-типа объединены между собой и соединены с источником питания Vcc, CLR-входы установки исходного состояния триггеров TR D-типа объединены между собой и образуют второй вход интерполятора IN2 для подключения внешнего источника CLR-сигнала отрицательной полярности, прямые выходы триггеров TR соединены с соответствующими выходами OUTTR интерполятора.

На фиг.1 представлена принципиальная схема интерполятора прямого кодирования для измерения интервалов времени согласно настоящему изобретению:

1, 2 - два двухвходовых неинверсных элемента логического суммирования - OR1 и OR2;

3 - один неинверсный элемент задержки логического сигнала - DLY;

4 - первый вход интерполятора IN1;

5 - второй вход интерполятора IN2;

6 - источник питания Vcc;

7, 8,.…К - триггеры TR D-типа.

Принцип работы предлагаемого интерполятора прямого кодирования заключается в следующем. В исходном состоянии на D-входах триггеров TR, С-входе первого триггера TR1, на прямых выходах триггеров TR и, следовательно, на всех выходах ОUТ TR интерполятора уровни соответствуют логическому нулю. При поступлении от внешнего источника интерполируемого интервала времени в виде логического сигнала положительной полярности и длительностью от момента поступления стартового/стопового сигнала до момента фазирования его с началом периода тактовой частоты, используемой в канале грубого отсчета измерителя времени, на D-входах всех триггеров TR устанавливается уровень логической единицы. Его продолжительность во времени формируется на выходе первого логического элемента OR1 в результате логического суммирования прямого сигнала интерполируемого интервала времени и задержанного на элементе задержки DLY. С выхода второго логического элемента OR2 по переднему фронту задержанного сигнала интерполируемого интервала времени активизируется по С-входу первый триггер TR1, что приводит к последовательной активизации других триггеров на протяжении задержанного интерполируемого интервала времени. При последовательном во времени переходе триггеров в активное состояние осуществляется дискретизация задержанного интерполируемого интервала времени до его окончания с шагом, равным задержке триггера как функционального элемента. Очевидно, что характеристика дискретизации при этом принципиально не может быть немонотонной. Позиционный код результата дискретизации хранится триггерами TR до поступления от внешнего источника CLR-сигнала отрицательной полярности. Внешним приоритетным шифратором, подключенным к выходам интерполятора, позиционный код может быть преобразован в двоичный. Поскольку процесс дискретизации осуществляется на протяжении интерполируемого интервала времени, окончание которого соответствует моменту начала периода тактовой частоты, используемой в канале грубого отсчета измерителя времени, задача согласования шкал каналов точного и грубого отсчетов на физическом уровне не возникает.

Заметим, что число триггеров TR интерполятора находится в прямой зависимости от длительности интерполируемого интервала времени и от времени задержки единичного триггера интерполятора. При этом абсолютная точность интерполяции ограничивается предельным быстродействием триггеров TR. Длительность интерполируемого интервала времени t может находиться в пределах 0≤t≤T0 либо Т0≤t≤2T0 в зависимости от выбранной схемы фазирования стартового/стопового сигнала в канале грубого отсчета - с использованием одного триггера (0<t<То) либо двух триггеров (Т0≤t≤2T0).

Принципиальная схема предлагаемого интерполятора реализована на кристалле программируемой микросхемы EP2C2000240C8N, в которой переход D-триггеров TR из одного состояния в другое составил 1нсек. При этом проблем с монотонностью характеристики дискретизации интерполируемого интервала времени, равного периоду тактовой частоты опорного генератора грубого канала Т0=25 нсек, и согласования шкал не возникало.

Литература

1. Л.Вихарев. Микросхемы для прецизионного измерения. http://www.compitech.ru.

2. Шляндин В.М. Цифровые измерительные преобразователи и приборы. М.: Высшая школа, 1973.

3. Патент США №4439046.

1. Интерполятор прямого кодирования для измерения интервалов времени, включающий набор триггеров TR D-типа, неинверсный элемент задержки DLY логического сигнала, отличающийся тем, что в него введены два двухвходовых неинверсных элемента логического суммирования OR1 и OR2, причем один вход первого неинверсного элемента логического суммирования OR1 и вход неинверсного элемента задержки логического сигнала DLY объединены и являются первым входом интерполятора для подключения внешнего источника сигнала интерполируемого интервала времени положительной полярности, а выход неинверсного элемента задержки DLY логического сигнала соединен с другим входом первого неинверсного элемента логического суммирования OR1 и с объединенными между собой двумя входами второго неинверсного элемента логического суммирования OR2, выход которого соединен с С-входом первого триггера TR1 D-типа, причем все триггеры TR D-типа последовательно соединены прямым выходом каждого предыдущего триггера с С-входом последующего триггера, D-входы всех вышеупомянутых триггеров объединены между собой и соединены с выходом первого неинверсного элемента логического суммирования OR1, PR-входы предустановки вышеупомянутых триггеров объединены между собой и соединены с источником питания Vcc, a CLR-входы исходного состояния вышеупомянутых триггеров объединены и образуют второй вход интерполятора для подключения внешнего источника CLR-сигнала отрицательной полярности, прямые выходы вышеупомянутых триггеров образуют соответствующие выходы OUT TR интерполятора.

2. Интерполятор прямого кодирования по п.1, отличающийся тем, что число триггеров TR D-типа выбирают из отношения максимальной длительности интерполируемого интервала времени t положительной полярности, обеспечиваемого внешним источником сигнала, к времени перехода триггера из одного состояния в другое - к Δt, определяемое предельным быстродействием вышеупомянутых триггеров.

3. Интерполятор прямого кодирования по п.1, отличающийся тем, что время задержки Δtd неинверсного элемента задержки DLY выбирают из соотношения Δtd≥Δt.



 

Похожие патенты:

Изобретение относится к информационно-измерительной технике и может быть использовано для преобразования однократных временных интервалов наносекундной длительности в цифровой код в системах радиолокации и радионавигации.

Изобретение относится к области приборостроения и может быть использовано в различной аппаратуре, требующей измерения интервалов времени между импульсами в широком диапазоне, например, в импульсной рефлектометрии, эхо- и радиолокации.

Изобретение относится к измерительной технике и автоматике и направлено на обеспечение возможности измерения длительности входных импульсов, подавления помех, действующих на входах измерителя, и возможности оперативной передачи информации в микроЭВМ в процессе измерения, что позволяет увеличивать время измерения без увеличения схемных затрат.

Изобретение относится к информационно-измерительной технике и может быть использовано для преобразования одиночных временных интервалов наносекундного диапазона длительностей в цифровой код в информационно-измерительной, радиолокационной и другой аппаратуре.

Изобретение относится к информационно-измерительной технике и может быть использовано для преобразования длительности коротких одиночных импульсов в цифровой код в широком временном диапазоне с нано- и субнаносекундной дискретностью преобразования.

Изобретение относится к области электронного приборостроения и может быть использовано в импульсной локации, в экспериментальной физике, а также других областях техники, где требуется точное измерение временных интервалов.

Изобретение относится к приборостроению и измерительной технике и может быть использовано для преобразования однократных временных интервалов наносекундной длительности в цифровой код.

Изобретение относится к измерительной технике и может быть использовано для преобразования одиночных временных интервалов наносекундного диапазона длительностей.

Изобретение относится к измерительной технике и направлено на обеспечение возможности измерения длительности входных импульсов и возможности оперативной передачи информации в микроЭВМ в процессе измерения, что позволяет увеличивать время измерения без увеличения схемных затрат.

Изобретение относится к измерительной технике, а именно к измерениям длительности периодически следующих временных интервалов (ВИ) и импульсов. .

Изобретение относится к области измерительной техники и может быть использовано для преобразования одиночных временных интервалов наносекундного диапазона длительностей в цифровой код в системах импульсной радиолокации и радионавигации

Изобретение относится к области измерительной техники и может быть использовано в устройствах, в которых необходимо преобразование в цифровой код одиночных коротких временных интервалов, в диапазоне длительностей от несколько единиц наносекунд до несколько сотен наносекунд, с дискретностью преобразования менее одной наносекунды, например в системах радиолокации и радионавигации, лазерной дальнометрии
Изобретение относится к области измерительной техники и может быть использовано для цифрового преобразования однократных временных интервалов наносекундной длительности, заданных старт- и стоп-импульсами, с нано- и субнаносекундной дискретностью преобразования в системах навигации, управления, определении параметров интегральных схем, исследовании различных физических и технологических процессов

Изобретение относится к информационно-измерительной технике и может быть использовано в системах навигации, управления, позиционирования для преобразования в цифровой код длительности коротких одиночных(моно) импульсов с нано- и субнаносекундной дискретностью преобразования
Изобретение относится к информационно-измерительной технике и может быть использовано для цифрового преобразования однократных временных интервалов наносекундной длительности, заданных старт- и стоп-импульсами, с нано- и субнаносекундной дискретностью преобразования в системах навигации, управления, определения параметров интегральных схем, изучения различных физических и технологических процессов. Способ рециркуляционного преобразования однократных временных интервалов наносекундной длительности в цифровой код, основанный на рециркуляции в одном рециркуляторе старт- и стоп-импульсов исходной калиброванной длительности, соответствующих началу и концу преобразуемого временного интервала, причем с периодом рециркуляции стоп-импульса исходной калиброванной длительности, равным Т. При этом значения длительностей старт- и стоп-импульсов исходной калиброванной длительности в каждой из рециркуляций оставляют неизменными, период рециркуляции старт-импульса исходной калиброванной длительности выбирают равным Т+τ, где τ - дискретность преобразования, подсчитывают число рециркуляций, совершенных стоп-импульсом исходной калиброванной длительности с момента начала рециркуляции и до момента совпадения рециркулирующих старт- и стоп-импульсов, а цифровой результат преобразования представляют подсчитанным числом рециркуляций, совершенных стоп-импульсом исходной калиброванной длительности. Технический результат заключается в повышении надежности преобразования.

Изобретение относится к информационно-измерительной технике и может быть использовано для преобразования однократных временных интервалов наносекундной длительности в цифровой код в системах радиолокации и радионавигации. Способ рециркуляционно-нониусного преобразования время-код основан на рециркуляции старт- и стоп-импульсов, представляющих начало и конец преобразуемого временного интервала, в соответствующих им старт- и стоп-рециркуляторах с периодом рециркуляции Тст+τ старт-импульса и периодом рециркуляции Тсп=Тст-τ стоп-импульса, где τ - дискретность преобразования, и подсчете числа рециркуляции стоп-импульса со времени его ввода в стоп-рециркулятор и до времени совпадения рециркулирующих старт- и стоп-импульсов, причем в каждой из рециркуляции длительности старт-импульса и стоп-импульса оставляют неизменными, а период рециркуляции старт-импульса увеличивают на значение дискретности преобразования. Технический результат заключается в повышении быстродействия преобразования в два раза.

Изобретение относится к измерительной технике и может быть использовано в информационных, управляющих и навигационных системах для преобразования длительности коротких одиночных временных интервалов, заданных старт- и стоповым импульсами, в цифровой код с нано- и субнаносекундной дискретностью преобразования. Изобретение направлено на повышение быстродействия преобразования, что обеспечивается за счет того, что способ рециркуляционного преобразования коротких одиночных временных интервалов в цифровой код включает рециркуляцию старт-импульса преобразуемого временного интервала в старт-рециркуляторе с периодом рециркуляции Тст и подсчет числа n рециркуляций старт-импульса до момента прихода стоп-импульса преобразуемого временного интервала. При этом согласно изобретению линию задержки, задающую период рециркуляции старт-рециркулятора, выполняют m-отводной с дискретностью задержки между отводами, равной дискретности преобразования τ, причем необходимо выполнение условия m·τ=Тст, и осуществляют в каждой из рециркуляций фиксацию в (m-1)-входовом регистре памяти совпадений рециркулирующего старт-импульса со стоп-импульсом, по номеру (m-1)-входового регистра памяти, отметившему первым момент совпадения, определяют результат преобразования β (область изменения β∈[1÷(m-1)]), а длительность преобразуемого временного интервала вычисляют как tx=(n·m+β+η)·τ, где η - цифровое значение длительности старт-импульса преобразуемого временного интервала. 1 ил.

Изобретение относится к измерительной технике. Преобразователь состоит из рециркулятора старт-импульса, рециркулятора стоп-импульса, первого и второго счетчиков импульсов, а также RS-триггера. При этом рециркулятор старт-импульса содержит схему ИЛИ, первый вход которой соединен с шиной «Старт-импульс» преобразователя и с S-входом RS-триггера, прямой выход которого подключен к первому входу первой схемы И, инверсный - к первому входу второй схемы И, выход которой соединен с третьим входом схемы ИЛИ и через дополнительную линию задержки со вторым входом схемы ИЛИ, четвертый вход которой подключен к выходу первой схемы И и к счетному входу первого счетчика импульсов, а выход к первому входу третьей схемы И, выход которой соединен с С-входом D-триггера и через линию задержки старт-импульса со вторыми входами первой и второй схемами И. Рециркулятор стоп-импульса содержит схему ИЛИ, первый вход которой подключен к шине «Стоп-импульс» преобразователя и R-входу RS-триггера, а выход к первому входу схемы И, выход которой соединен со счетным входом второго счетчика импульсов, с D-входом D-триггера и через линию задержки стоп-импульса со вторым входом схемы ИЛИ, а второй вход схемы И подключен ко второму входу третьей схемы И и к инверсному выходу D-триггера, R-вход которого соединен с управляющими входами первого и второго счетчиков импульсов и с шиной «Управление» преобразователя. Технический результат - повышение быстродействия преобразования. 2 ил.

Изобретение относится к измерительной технике и может быть использовано для измерения времени задержки распространения сигнала цифровых интегральных микросхем. Формируют стартовый и стоповый импульсы заданной длительности и с заданной длительностью интервала между ними, превышающей длительность стартового импульса. Стартовый и стоповый импульсы подают на два параллельных канала, каждый из которых содержит схему ИЛИ и регулируемую линию задержки. Контролируемую микросхему включают в канал стопового импульса. При одном цикле рециркуляции стартовый импульс проходит канал, первый коммутатор, общую линию задержки, второй коммутатор и возвращается на схему ИЛИ канала. Стартовый импульс управляет коммутаторами, которые переключают общую линию задержки к каналу стопового импульса. Аналогичный путь проходит стоповый импульс, только по каналу с контролируемой микросхемой. Стоповый импульс также управляет коммутаторами, которые переключают общую линию задержки к каналу стартового импульса. Предварительно регулируемыми линиями задержки добиваются равенства задержек, вносимых параллельными каналами без подключенной контролируемой микросхемы. Измеряют длительность временного интервала между передними или задними фронтами стартового и стопового импульса при завершении всех циклов рециркуляции, по которой и определяют искомую величину. Длительность между передним фронтом стартового импульса и задним фронтом стопового импульса в конце всех циклов рециркуляции не должна превышать время задержки, вносимой общей линией задержки. Технический результат заключается в уменьшении погрешности измерения. 2 ил.

Изобретение относится к области измерительной информационной техники и предназначено для использования в тех областях, где необходимо точное и высокоскоростное аналого-цифровое преобразование сигналов. Технический результат изобретений заявленной группы - повышение точности измерения коротких временных интервалов за счет идентификации в рабочем режиме весовых коэффициентов разрядов кода отсчета временных интервалов с точностью задания периодов опорных частот. Сущность изобретения-способа: способ измерения временных интервалов основан на аналоговом n кратном преобразовании измеряемых первых временных интервалов между стартовыми сигналами и -ми сигналами опорной частоты в p раз большие вторые временные интервалы до сформированных стоповых сигналов и кодировании вторых временных интервалов в целых m1 периодах τ0 опорной частоты. При этом используют два параллельных канала преобразования суммы измеряемого временного интервала с разными значениями числа m11 образцовых интервалов в первом и m21 во втором каналах, с разными коэффициентами расширения в разрядных преобразователях в первом и втором каналах. Подают стартовый сигнал t-го измеряемого временного интервала, динамический диапазон значений которого составляет m периодов опорной частоты, на входе обоих каналов одновременно. Преобразуют суммарные временные интервалы в коды отсчетов содержащие n1, разрядов для первого канала и n2 разрядов для второго канала. Фиксируют коды отсчетов. Подают на входы каналов стартовые сигналы или более входных сигналов Аналогичным образом преобразуют эти временные интервалы и фиксируют коды отсчетов Определяют весовые коэффициенты разрядов кодов отсчетов для первого и для второго каналов решением системы или более линейных алгебраических уравнений вида и определяют цифровые значения измеренных временных интервалов по формуле где Сущность изобретения-устройства для измерения временных интервалов: оно содержит блок опорных частот (ГОЧ) и разрядные преобразователи временных интервалов в код с интерполятором (РПij), выходы которых связаны с управляющим входом узла блокировки входа (УБВ). Устройство также содержит вычислитель (В) и два параллельных канала поразрядного кодирования (КПК1 и КПК2), в которых РПij с разными коэффициентами расширения включены последовательно по стартовым входам и стоповым выходам. ГОЧ имеет три выхода. Выход начальной опорной частоты ГОЧ подключен к первым управляющим входам всех РПij. Выход первой опорной частоты ГОЧ, в т раз меньшей его начальной опорной частоты, подключен к вторым управляющим входам РПij в КПК1. Выход второй опорной частоты ГОЧ, сдвинутой по фазе на половину периода относительно его первой опорной частоты, подключен к вторым управляющим входам РПij в КПК2. Выходы стоповых сигналов конечных РПij в КПК1 и в КПК2 подключены соответственно к первому и второму управляющим входам вычислителя В. Управляющий выход В соединен с управляющим входом УБВ устройства. Вход стартового сигнала измеряемого временного интервала через УБВ подключен к входам первых РПij в КПК1 и в КПК2. Кодовые выходы всех РПij подключены к информационным входам вычислителя В, выход которого является выходом устройства. 2 н. п. ф-лы, 3 ил.
Наверх