Устройство для компенсации статических и динамических входных токов дифференциальных каскадов на биполярных транзисторах

Изобретение относится к области радиотехники и связи. Технический результат заключается в повышении стабильности выходных токов устройства компенсации. Такой результат достигается тем, что устройство для компенсации статических и динамических входных токов дифференциальных каскадов на биполярных транзисторах содержит первый и второй компенсирующие транзисторы, эмиттеры которых соединены друг с другом и связаны с источником тока, дифференциальный каскад на биполярных транзисторах с первым и вторым входами, связанными с коллекторами соответствующих первого и второго компенсирующих транзисторов, первый и второй закрытые изолирующие p-n переходы на подложку первого и второго компенсирующих транзисторов, первые выводы которых связаны с коллекторами соответствующих первого и второго компенсирующих транзисторов, причем база первого компенсирующего транзистора соединена с коллектором второго компенсирующего транзистора, а база второго компенсирующего транзистора соединена с коллектором первого компенсирующего транзистора, при этом вторые выводы первого и второго закрытых изолирующих p-n переходов на подложку первого и второго компенсирующих транзисторов соединены с объединенными эмиттерами первого и второго компенсирующих транзисторов. 6 ил.

 

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов датчиков с высоким внутренним сопротивлением, в структуре аналоговых микросхем различного функционального назначения (например, операционных усилителях (ОУ), широкополосных и избирательных усилителях, фильтрах и т.п.).

Известны устройства для компенсации статических и динамических входных токов дифференциальных каскадов на биполярных транзисторах [1-7], которые используются для уменьшения статических и динамических погрешностей дифференциальных каскадов, обусловленных β-транзисторов.

Ближайшим прототипом заявляемого устройства является схема, представленная в патенте RU №2346386. Он содержит первый 1 и второй 2 компенсирующие транзисторы, эмиттеры которых соединены друг с другом и связаны с источником тока 3, дифференциальный каскад 4 на биполярных транзисторах с первым 5 и вторым 6 входами, связанными с коллекторами соответствующих первого 1 и второго 2 компенсирующих транзисторов, первый 7 и второй 8 закрытые изолирующие p-n переходы на подложку первого 1 и второго 2 компенсирующих транзисторов, первые выводы которых связаны с коллекторами соответствующих первого 1 и второго 2 компенсирующих транзисторов, причем база первого 1 компенсирующего транзистора соединена с коллектором второго 2 компенсирующего транзистора, а база второго 2 компенсирующего транзистора соединена с коллектором первого 1 компенсирующего транзистора.

Данная структура ДУ присутствует также в патентах RU №2346386, RU №2346385, RU №2393628, RU №2394361, RU №2394360, RU №2396699, RU №2396698.

Существенный недостаток известного устройства состоит в том, что при его реализации на p-n-p транзисторах, имеющих традиционную изоляцию p-n переходами на подложку, оно не обеспечивает полную компенсацию входных токов дифференциальных каскадов в широком диапазоне температур, а также при воздействии радиации, что требует введения специальных компенсирующих p-n переходов [1-7].

Основная задача предлагаемого изобретения состоит в повышении стабильности выходных токов устройства компенсации, и, как следствие, повышение эффективности его использования при работе с классическими дифференциальными каскадами на биполярных транзисторах.

Поставленная задача достигается тем, что в устройстве для компенсации статических и динамических входных токов дифференциальных каскадов на биполярных транзисторах фиг.1, содержащем первый 1 и второй 2 компенсирующие транзисторы, эмиттеры которых соединены друг с другом и связаны с источником тока 3, дифференциальный каскад 4 на биполярных транзисторах с первым 5 и вторым 6 входами, связанными с коллекторами соответствующих первого 1 и второго 2 компенсирующих транзисторов, первый 7 и второй 8 закрытые изолирующие p-n переходы на подложку первого 1 и второго 2 компенсирующих транзисторов, первые выводы которых связаны с коллекторами соответствующих первого 1 и второго 2 компенсирующих транзисторов, причем база первого 1 компенсирующего транзистора соединена с коллектором второго 2 компенсирующего транзистора, а база второго 2 компенсирующего транзистора соединена с коллектором первого 1 компенсирующего транзистора, предусмотрены новые связи - вторые выводы первого 7 и второго 8 закрытых изолирующих p-n переходов на подложку первого 1 и второго 2 компенсирующих транзисторов соединены с объединенными эмиттерами первого 1 и второго 2 компенсирующих транзисторов.

На чертеже фиг.1 представлена схема известного устройства для компенсации входных токов дифференциального каскада 4.

На чертеже фиг.2 представлена схема заявляемого устройства в соответствии с формулой изобретения.

В схеме фиг.3 приведены схемы устройства компенсации с тремя вариантами включения изолирующих p-n переходов на подложку:

- фиг.3а - p-n переходы на подложку включены традиционным образом, что соответствует прототипу фиг.1;

- фиг.3б - p-n переходы на подложку включены в соответствии с формулой изобретения;

- фиг.3в - p-n переходы на подложку отсутствуют (идеальный случай).

На чертеже фиг.4 показана температурная зависимость выходного (компенсирующего) тока Icom.1=IR1 в устройстве-прототипе при разных значениях тока I1 (40 мкА, 100 мкА, 200 мкА), который связан с численными значениями β транзисторов дифференциального каскада 1.

На чертеже фиг.5 показана температурная зависимость выходного (компенсирующего) тока Icom.1=IR1 в заявляемом устройстве при разных значениях тока I1 (40 мкА, 100 мкА, 200 мкА).

На чертеже фиг.6 показана температурная зависимость выходного (компенсирующего) тока Icom.1=IR1 в рассматриваемых устройствах фиг.3в при разных значениях тока I1 (40 мкА, 100 мкА, 200 мкА) и отсутствии изолирующих p-n переходов на подложку (идеальный вариант схемы).

Устройство для компенсации статических и динамических входных токов дифференциальных каскадов на биполярных транзисторах фиг.2 содержит первый 1 и второй 2 компенсирующие транзисторы, эмиттеры которых соединены друг с другом и связаны с источником тока 3, дифференциальный каскад 4 на биполярных транзисторах с первым 5 и вторым 6 входами, связанными с коллекторами соответствующих первого 1 и второго 2 компенсирующих транзисторов, первый 7 и второй 8 закрытые изолирующие p-n переходы на подложку первого 1 и второго 2 компенсирующих транзисторов, первые выводы которых связаны с коллекторами соответствующих первого 1 и второго 2 компенсирующих транзисторов, причем база первого 1 компенсирующего транзистора соединена с коллектором второго 2 компенсирующего транзистора, а база второго 2 компенсирующего транзистора соединена с коллектором первого 1 компенсирующего транзистора. Вторые выводы первого 7 и второго 8 закрытых изолирующих p-n переходов на подложку первого 1 и второго 2 компенсирующих транзисторов соединены с объединенными эмиттерами первого 1 и второго 2 компенсирующих транзисторов.

Рассмотрим работу ДУ фиг.2.

Дифференциальный каскад 4 характеризуется входными токами I в х .4 ( + ) и I в х .4 ( ) , которые компенсируются выходными токами Icom.1 и Icom.2 предлагаемого устройства компенсации

I c o m .1 = I 0 + ( 1 α 1 ) I 7 0 ,         (1)

I c o m .2 = I 0 + ( 1 α 2 ) I 8 0 ,         (2)

где I3=2I0 - суммарный ток эмиттеров транзисторов 1, 2;

αi≈1 - коэффициент усиления по току эмиттера транзисторов 1, 2, связанный с β транзисторов дифференциального каскада 4.

В результате эквивалентные входные токи для узлов 5 и 6 уменьшаются.

I в х . 1 ( ) = I в х .4 ( ) I 0 ( 1 α 1 ) I 7 0 I в х .4 ( ) I 0 ,       (3)

I в х . 2 ( + ) = I в х .4 ( + ) I 0 ( 1 α 2 ) I 8 0 I в х .4 ( + ) I 0 .       (4)

За счет соответствующего выбора тока I0 ( I 0 I в х .4 ( + ) , I 0 I в х .4 ( ) ), a также обеспечение α2≈1 в схеме фиг.2 устраняется влияние температурно-зависимых токов через p-n переходы на подложку I 7 0 , I 8 0 на суммарные входные токи I в х . 1 ( ) , I в х . 2 ( + ) устройства.

Компьютерное моделирование (фиг.5, фиг.6) показывает, что компенсирующие токи в предлагаемой схеме IR1=Icom.1, IR2=Icom.2 не изменяются в диапазоне температур. Для схемы-прототипа эти эффекты не характерны (фиг.4).

Таким образом, предлагаемое устройство обеспечивает более эффективную компенсацию входных токов дифференциального каскада 4 на биполярных транзисторах.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Патент RU №2346386

2. Патент RU №2346385

3. Патент RU №2393628

4. Патент RU №2394361

5. Патент RU №2394360

6. Патент RU №2396699

7. Патент RU №2396698

Устройство для компенсации статических и динамических входных токов дифференциальных каскадов на биполярных транзисторах, содержащее первый (1) и второй (2) компенсирующие транзисторы, эмиттеры которых соединены друг с другом и связаны с источником тока (3), дифференциальный каскад (4) на биполярных транзисторах с первым (5) и вторым (6) входами, связанными с коллекторами соответствующих первого (1) и второго (2) компенсирующих транзисторов, первый (7) и второй (8) закрытые изолирующие p-n переходы на подложку первого (1) и второго (2) компенсирующих транзисторов, первые выводы которых связаны с коллекторами соответствующих первого (1) и второго (2) компенсирующих транзисторов, причем база первого (1) компенсирующего транзистора соединена с коллектором второго (2) компенсирующего транзистора, а база второго (2) компенсирующего транзистора соединена с коллектором первого (1) компенсирующего транзистора, отличающееся тем, что вторые выводы первого (7) и второго (8) закрытых изолирующих p-n переходов на подложку первого (1) и второго (2) компенсирующих транзисторов соединены с объединенными эмиттерами первого (1) и второго (2) компенсирующих транзисторов.



 

Похожие патенты:

Изобретение относится к области радиотехники и связи и может использоваться в устройствах СВЧ-фильтрации радиосигналов систем сотовой связи, спутникового телевидения, радиолокации и т.п.

Изобретение относится к области радиотехники и связи. .

Изобретение относится к области радиотехники и связи и может использоваться в устройствах фильтрации радиосигналов, телевидении, радиолокации и т.п. .

Изобретение относится к области радиотехники и связи и может использоваться в устройствах фильтрации радиосигналов, телевидении, радиолокации. .

Изобретение относится к области радиотехники и связи. .

Изобретение относится к области радиотехники и связи и может использоваться в устройствах фильтрации радиосигналов, телевидении, радиолокации. .

Изобретение относится к области радиотехники и связи и может использоваться в устройствах СВЧ-фильтрации радиосигналов систем сотовой связи, спутникового телевидения, радиолокации и т.п.

Изобретение относится к области радиотехники и связи и может использоваться в устройствах СВЧ-фильтрации радиосигналов систем сотовой связи, спутникового телевидения, радиолокации.

Изобретение относится к области радиотехники и связи. .

Изобретение относится к устройствам усиления аналоговых сигналов. .

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов. .

Изобретение относится к области радиотехники и связи. .

Изобретение относится к области радиотехники и связи. .

Изобретение относится к области радиотехники и связи. .

Изобретение относится к области радиотехники и связи. .

Изобретение относится к области радиотехники и связи. .

Изобретение относится к вычислительной технике. .

Изобретение относится к области устройств усиления аналоговых сигналов. .

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, SiGe-операционных усилителях (ОУ), СВЧ-усилителях, компараторах, непрерывных стабилизаторах напряжения и т.п.).

Изобретение относится к области радиотехники и связи. Техническим результатом является расширение диапазона активной работы входного каскада ОУ для дифференциального сигнала за счет новых элементов связи. Входной каскад быстродействующего операционного усилителя содержит первый (1) и второй (2) входные транзисторы, эмиттеры которых через соответствующие первый (3) и второй (4) вспомогательные резисторы соединены с эмиттерами первого (5) и второго (6) выходных транзисторов с объединенными базами, первый (7) и второй (8) входы устройства, связанные с соответствующими базами первого (1) и второго (2) входных транзисторов, третий (9) и четвертый (10) вспомогательные резисторы, первый (11) и второй (12) вспомогательные прямосмещенные р-n переходы, первый (13) токостабилизирующий двухполюсник, токовые выходы устройства (14), (15), (16), (17), связанные с коллекторами входных (1), (2) и выходных (5), (6) транзисторов. 18 ил.

Изобретение относится к области радиотехники и связи

Наверх