Декомпозиционный способ реализации бесповторных функций непрерывной логики



Декомпозиционный способ реализации бесповторных функций непрерывной логики
Декомпозиционный способ реализации бесповторных функций непрерывной логики

 


Владельцы патента RU 2533080:

Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" (RU)

Изобретение относится к аналоговой вычислительной технике и может быть использовано при построении средств логической обработки континуальных данных. Техническим результатом является обеспечение реализации произвольной бесповторной непрерывно-логической функции, зависящей от n (n>1) аргументов - аналоговых сигналов. Технический результат достигается за счет использования компараторов, переключателей и новой совокупности действий, основанной на новой процедуре декомпозиции бесповторных функций непрерывной логики. 2 ил.

 

Изобретение относится к аналоговой вычислительной технике и может быть использовано при построении средств логической обработки континуальных данных.

Известны декомпозиционные способы реализации бесповторных функций непрерывной логики (см., например, фиг.1, фиг.2 в описании изобретения к авт. св. СССР 1251114, кл. G06G 7/25, 1986 г.), в которых два аргумента реализуемой функции (аналоговых сигнала) подают на компаратор.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных способов, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация произвольной бесповторной непрерывно-логической функции, зависящей от n (n>1) аргументов - аналоговых сигналов.

Наиболее близким способом того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип декомпозиционный способ реализации бесповторных функций непрерывной логики (фиг.4 в описании изобретения к авт. св. СССР 1365099, кл. G06G 7/12, 1988 г.), в котором два связанных операцией max или min аргумента реализуемой функции (аналоговых сигнала) подают на неинвертирующий, инвертирующий входы компаратора, подсоединенного выходом к управляющему входу переключателя, на нормально замкнутый и нормально разомкнутый контакты которого подают остаточные функции, полученные из реализуемой функции, когда сигнал на неинвертирующем входе компаратора соответственно меньше и больше сигнала на его инвертирующем входе, причем значение реализуемой функции снимают с коммутационного контакта переключателя.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется peaлизация произвольной бесповторной непрерывно-логической функции, зависящей от n (n>1) аргументов - аналоговых сигналов.

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации произвольной бесповторной непрерывно-логической функции, зависящей от n (n>1) аргументов - аналоговых сигналов.

Указанный технический результат при осуществлении изобретения достигается тем, что в декомпозиционном способе реализации бесповторных функций непрерывной логики, в котором два связанных операцией max или min аргумента реализуемой функции (аналоговых сигнала) подают на неинвертирующий, инвертирующий входы компаратора, подсоединенного выходом к управляющему входу переключателя, на нормально замкнутый и нормально разомкнутый контакты которого подают остаточные функции, полученные из реализуемой функции, когда сигнал на неинвертирующем входе компаратора соответственно меньше и больше сигнала на его инвертирующем входе, причем значение реализуемой функции снимают с коммутационного контакта переключателя, особенность заключается в том, что на i-м ( i = 2, n 1 ¯ ) уровне декомпозиции два связанных операцией max или min аргумента ij-й ( j = 1,2 i 1 ¯ ) остаточной функции (аналоговых сигнала) подают на неинвертирующий, инвертирующий входы ij-го компаратора, подсоединенного выходом к управляющему входу ij-го переключателя, на нормально замкнутый и нормально разомкнутый контакты которого подают остаточные функции, полученные из формируемой на коммутационном контакте ij-го переключателя ij-й остаточной функции, когда сигнал на неинвертирующем входе ij-го компаратора соответственно меньше и больше сигнала на его инвертирующем входе.

На фиг.1 и фиг.2 изображены графы, иллюстрирующие предлагаемый декомпозиционный способ реализации бесповторных функций непрерывной логики.

Сведения, подтверждающие возможность осуществления изобретения с получением вышеуказанного технического результата, заключаются в следующем.

В предлагаемом декомпозиционном способе реализации бесповторных функций непрерывной логики, зависящих от n (n>1) аргументов - аналоговых сигналов, два связанных операцией max или min аргумента реализуемой функции подают на неинвертирующий, инвертирующий входы компаратора, подсоединенного выходом к управляющему входу переключателя, на нормально замкнутый и нормально разомкнутый контакты которого подают остаточные функции, полученные из реализуемой функции, когда сигнал на неинвертирующем входе компаратора соответственно меньше и больше сигнала на его инвертирующем входе, причем значение реализуемой функции снимают с коммутационного контакта переключателя, а на i-м ( i = 2, n 1 ¯ ) уровне декомпозиции два связанных операцией max или min аргумента ij ( j = 1,2 i 1 ¯ ) остаточной функции подают на неинвертирующий, инвертирующий входы ij-го компаратора, подсоединенного выходом к управляющему входу ij-го переключателя, на нормально замкнутый и нормально разомкнутый контакты которого подают остаточные функции, полученные из формируемой на коммутационном контакте ij-го переключателя ij-й остаточной функции, когда сигнал на неинвертирующем входе ij-го компаратора соответственно меньше и больше сигнала на его инвертирующем входе.

Для обоснования предлагаемого способа удобно использовать его топологическую модель, представленную в виде графа. На фиг.1 и фиг.2, в качестве примера, построены графы, иллюстрирующие предлагаемый способ применительно к реализации бесповторных функций непрерывной логики x 1 x 2 x 3 x 4 и x 1 x 3 ( x 2 x 4 ) , где есть символы операций max, min. В построенных графах полученные на каждом уровне декомпозиции остаточные функции записаны рядом с соответствующими узлами, а около каждой ветви указано условие, при выполнении (не выполнении) которого эта ветвь существует (отсутствует). Аналогичным образом могут быть построены графы, реализующие любые другие бесповторные функции непрерывной логики, что доказывает возможность достижения упомянутого выше технического результата.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый декомпозиционный способ реализации бесповторных функций непрерывной логики имеет более широкие по сравнению с прототипом функциональные возможности, так как обеспечивает реализацию произвольной бесповторной непрерывно-логической функции, зависящей от n (n>1) аргументов - аналоговых сигналов.

Декомпозиционный способ реализации бесповторных функций непрерывной логики, зависящих от n (n>1) аргументов - аналоговых сигналов, в котором два связанных операцией max или min аргумента реализуемой функции подают на неинвертирующий, инвертирующий входы компаратора, подсоединенного выходом к управляющему входу переключателя, на нормально замкнутый и нормально разомкнутый контакты которого подают остаточные функции, полученные из реализуемой функции, когда сигнал на неинвертирующем входе компаратора соответственно меньше и больше сигнала на его инвертирующем входе, причем значение реализуемой функции снимают с коммутационного контакта переключателя, отличающийся тем, что на i-м ( i = 2, n 1 ¯ ) уровне декомпозиции два связанных операцией max или min аргумента ij ( j = 1,2 i 1 ¯ ) остаточной функции подают на неинвертирующий, инвертирующий входы ij-го компаратора, подсоединенного выходом к управляющему входу ij-го переключателя, на нормально замкнутый и нормально разомкнутый контакты которого подают остаточные функции, полученные из формируемой на коммутационном контакте ij-го переключателя ij-й остаточной функции, когда сигнал на неинвертирующем входе ij-го компаратора соответственно меньше и больше сигнала на его инвертирующем входе.



 

Похожие патенты:

Изобретение относится к цифровому прогнозирующему и дифференцирующему устройству. Технический результат заключается в упрощении аппаратной реализации и расширении функциональных возможностей устройства.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано в системах аналоговой вычислительной техники как средство предварительной обработки информации.

Изобретение относится к области средств информационного обеспечения испытаний и исследований летательных аппаратов (ЛА) и их систем и может быть использовано для контроля и управления ходом испытательного (исследовательского) полета воздушных судов (ВС).

Изобретение относится к автоматике и вычислительной технике и может быть использовано для прогнозирования стационарных и нестационарных случайных процессов, повышения качества и точности управления в цифровых системах контроля и наведения различных объектов.

Изобретение относится к области аналоговой вычислительной техники и может использоваться в системах управления при автоматизации технологических процессов. .

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др. .

Изобретение относится к вычислительной технике, а именно к силовой преобразовательной технике, и может использоваться в регуляторах температуры с автоматическим резервированием каналом управления.

Изобретение относится к частотно-широтно-импульсным преобразователям аналоговых сигналов. .

Группа изобретений относится к автоматике и аналоговой вычислительной технике и предназначена для обработки в реальном масштабе времени быстро меняющихся аналоговых сигналов датчиков в авиационных и ракетно-космических системах автоматического управления. Техническим результатом является управление вычислением произвольных многомерных функций за счет применения унифицированных логических процедур. Устройство содержит аналоговый блок, реализующий функцию обработки F(y1,y2,…,yk1), управляемый ключ, логический блок, выполняющий логическую функцию «И» входных предикатных переменных, инвертор. 2 н. и 2 з.п. ф-лы, 4 ил., 1 табл.

Изобретение относится к области импульсных преобразователей информации и может использоваться при автоматизации технологических процессов, в частности, в стабилизаторах напряжения. Технический результат заключается в повышении точности многозонного развертывающего преобразователя. Технический результат достигается за счет однотактного многозонного интегрирующего преобразователя, в состав которого входят первый 1, второй 2, третий 3 и четвертый 4 сумматоры, первый 5 и второй 6 интеграторы, релейные элементы 7-1…7-n, где n≥3 - нечетное целое число, ключевой элемент 8 с зоной нечувствительности, инвертор 9, входная 10 и выходная 11 клеммы, и при этом в него дополнительно введены последовательно включенный третий сумматор, второй интегратор, ключевой элемент с зоной нечувствительности и четвертый сумматор. 8 ил.
Наверх