Следящий ацп многоразрядных приращений

Авторы патента:

H03M1/48 - Кодирование, декодирование или преобразование кода вообще (с использованием гидравлических или пневматических средств F15C 4/00; оптические аналого-цифровые преобразователи G02F 7/00; кодирование, декодирование или преобразование кода, специально предназначенное для особых случаев применения, см. в соответствующих подклассах, например G01D,G01R,G06F,G06T, G09G,G10L,G11B,G11C;H04B, H04L,H04M, H04N; шифрование или дешифрование для тайнописи или других целей, связанных с секретной перепиской, G09C)

Владельцы патента RU 2619887:

Акционерное общество "Зеленоградский нанотехнологический центр" (RU)

Изобретение относится к измерительной технике, в частности к следящим АЦП многоразрядных приращений, и может быть использовано для непрерывного преобразования напряжения в цифровой код для преобразователей сигналов сельсин-код, резольвер-код и магниточувствительных датчиков угла поворота и положения на основе магниторезистивных сенсоров и датчиков Холла. Техническим результатом является повышение скорости сходимости следящего АЦП и повышение его точности. Устройство содержит реверсивный счетчик, который разделен на несколько ступеней малой разрядности, каждая из которых содержит ЦАП с заданной разрядностью, делители, вычитатель, сумматор-вычитатель, дополнительный АЦП, содержащий интегратор, компаратор, элемент ИЛИ, счетчик времени срабатывания компаратора в полутактах эталонной частоты и ПЗУ. 3 ил.

Техническое решение относится к измерительной технике, в частности к следящим АЦП многоразрядных приращений, и может быть использовано для непрерывного преобразования напряжения в цифровой код, например, для преобразователей сигналов сельсин-код, резольвер-код и магниточувствительных датчиков угла поворота и положения на основе магниторезистивных сенсоров и датчиков Холла.

Известно устройство информационного преобразования аналогового сигнала в цифровой код [1]. Устройство построено на лампах и содержит компаратор входного напряжения и напряжения ЦАП выходного кода реверсивного счетчика и тактовый генератор. В предлагаемом устройстве компаратор на тактовой частоте генератора вырабатывает сигналы инкрементирования или декрементирования реверсивного счетчика в зависимости от знака рассогласования напряжений на входе компаратора. Достоинством устройства является непрерывное отслеживание входного напряжения, недостатками - медленная реакция на быстро и существенно меняющийся входной сигнал, низкая помехозащищенность, а также дрожание младшего разряда кода даже при достижении режима слежения.

Известен следящий АЦП [2]. АЦП содержит операционный усилитель, на суммирующий вход которого подается входное напряжение, а на вычитающий - напряжение с ЦАП выходного кода реверсивного счетчика, разностное напряжение подается на интегратор, выход которого соединен с компаратором, который фиксирует знак и превышение напряжения на интеграторе заданного порога, а также формируют строб, по которому интегратор сбрасывается, а реверсивный счетчик инкрементируется или декрементируется в зависимости от знака рассогласования. Использование интегратора повышает помехозащищенность следящего АЦП, но не устраняет его недостаток - медленную реакцию на быстро и существенно меняющийся входной сигнал.

Известен асинхронный АЦП [3]. АЦП построен по схеме следящего АЦП и содержит вычитатель входного напряжения и напряжения ЦАП выходного кода реверсивного счетчика, компаратор разностного напряжения вычитателя и блок коррекции реверсивного счетчика. Когда срабатывает положительный или отрицательный порог компаратора, вырабатывается строб длительностью, достаточной для приращения или уменьшения реверсивного счетчика и установки напряжения на выходе ЦАП. АЦП предусматривает наличие нескольких компараторов соответственно с порогом срабатывания в два и более раз выше порога напряжения младшего разряда АЦП, тогда коррекция реверсивного счетчика осуществляется соответственно на два и более разрядов. Достоинством АЦП является непрерывное отслеживание входного напряжения, выполнение коррекции реверсивного счетчика только при превышении порога срабатывания компаратора (компараторов), более высокая скорость сходимости на быстро и существенно меняющийся входной сигнал, недостатком - низкая помехозащищенность, поскольку помеха уровнем выше порога срабатывания компаратора приводит к ложному изменению выходного кода.

Известен следящий АЦП с реверсивным счетчиком и дополнительным АЦП [4], выбранный в качестве прототипа. Следящий АЦП содержит последовательно соединенные реверсивный счетчик, ЦАП разрядов реверсивного счетчика, вычитатель входного напряжения и напряжения с ЦАП, дополнительный параллельный АЦП разностного напряжения с выхода вычитателя. Старшие разряды кода дополнительного АЦП определяют скорость приращения реверсивного счетчика, а младшие - дополняют разряды реверсивного счетчика, образуя в совокупности выходной код. Недостатками АЦП является низкая помехозащищенность, сложность реализации ЦАП высокой разрядности, сложность реализации параллельного АЦП, а также высокое потребление схемы.

Задачей технического решения является повышение разрядности и точности следящего АЦП, помехозащищенности, а также упрощение схемы АЦП.

Поставленная задача решается благодаря тому, что в следящем АЦП многоразрядных приращений, включающем в себя реверсивный счетчик, соединенный с ЦАП, вычитатель входного сигнала и выхода ЦАП, дополнительный АЦП разностного сигнала, старшие разряды выходного кода которого соединены со схемой приращения реверсивного счетчика, а младшие разряды образуют в совокупности с разрядами реверсивного счетчика выходной код следящего АЦП, предусмотрены следующие отличия, реверсивный счетчик разделен на несколько ступеней малой разрядности, каждая из которых содержит ЦАП, соединенный со ступенью реверсивного счетчика, выход которого соединен с делителем с коэффициентом деления, соответствующим разрядности предыдущих ступеней, выходы делителей соединены с вычитателем входного напряжения, выход которой соединен с дополнительным АЦП разностного сигнала, который имеет вид преобразователя напряжения в частоту и содержит интегратор, выход которого соединен с компаратором, выходы сигналов положительного или отрицательного порога срабатывания которого через элемент ИЛИ соединены со входом сброса интегратора, а также со счетчиком выходного сигнала тактового генератора эталонной частоты в полутактах частоты, регистром-защелкой счетчика и входом сброса младших разрядов выходного кода, выход регистра-защелки соединен с адресным входом ПЗУ, выход ПЗУ соединен с первым входом сумматора-вычитателя приращения реверсивного счетчика, второй вход которого соединен с младшими разрядами выходного кода и младшими разрядами реверсивного счетчика, управляющие входы сумматора-вычитателя соединены с выходами компаратора.

Между совокупностью существенных признаков заявленного технического решения и достигаемым техническим результатом существует причинно-следственная связь, а именно соединение ЦАП малой разрядности, к которым не предъявляются жесткие требования по точности соотношения параметров элементов, позволяет получить высокую разрядность выходного кода ЦАП, использование интегратора позволяет отфильтровать высокочастотные помехи входного сигнала, измерение длительности срабатывания компаратора на счетчике полутактов частоты генератора позволяет оценить величину напряжения рассогласования на входе интегратора и увеличивать или уменьшать значение реверсивного счетчика выходного кода в зависимости от знака рассогласования и его величины, что повышает сходимость и точность следящего АЦП, а также упрощает схему следящего АЦП и снижает ее потребление.

Техническое решение позволяет по сравнению с прототипом повысить помехозащищенность, разрядность и точность следящего АЦП, упростить его схему и снизить ее потребление.

Техническая сущность предложенного технического решения поясняется чертежом, на котором фиг. 1 содержит структурную схему следящего АЦП многоразрядных приращений, фиг. 2 содержит пример схемы счета длительности временного интервала в полутактах, фиг. 3 содержит примеры временных диаграмм.

Структурная схема предложенного следящего АЦП многоразрядных приращений приведена на фиг. 1, где

1 - реверсивный счетчик;

2 - ЦАП;

3 - делитель;

4 - вычитатель;

5 - интегрирующий АЦП, который содержит

6 - интегратор;

7 - компаратор

8 - элемент ИЛИ;

9 - счетчик полутактов генератора эталонной частоты;

10 - генератор эталонной частоты;

11 - регистр-защелка;

12 - ПЗУ;

13 - сумматор-вычитатель.

Реверсивный счетчик 1 разбит на четыре ступени 1.1, 1.2, 1.3 и 1.4. Ступени, кроме последней 1.4, соединены с малоразрядными ЦАП 2.1, 2.2 и 2.3, на входы опорного напряжения которых подается одинаковое опорное напряжение. Выходы ЦАП 2.1, 2.2 и 2.3 соединены с делителями 3.1, 3.2 и 3.3, имеющими заданный весовой коэффициент. Напряжения с делителей подаются на вычитатель 4 входного напряжения. С выхода вычитателя 4 напряжение разностного сигнала подается на дополнительный АЦП разностного сигнала 5, который содержит интегратор 6, выход которого соединен с компаратором 7. При превышении отрицательного или положительного порога срабатывания компаратор 7 формирует сигналы знака рассогласования, которые объединяются на элементе ИЛИ 8. Выходной сигнал элемента 8 сбрасывает интегратор 7. Таким образом, на выходе элемента 8 формируется сигнал строба, период которого зависит от напряжения рассогласования. Длительность периода сигнала строба фиксируется счетчиком 9, который считает полутакты тактового генератора эталонной частоты 10 и сохраняется в регистре-защелке 11 по сигналу строба. При этом счетчик 9 сбрасывается. Значение регистра-защелки 11 подается на адресный вход ПЗУ 12, которое содержит таблицу кодов приращения реверсивного счетчика 1 в зависимости от длительности периода сигналов строба. В зависимости от знака напряжения рассогласования, поступающего от компаратора 6, выходной код приращения ПЗУ 9 складывается или вычитается из реверсивного счетчика 1 с помощью сумматора-вычитателя 13, перед этим младшая ступень 1.4 счетчика по переднему фронту строба сбрасывается. Шкала разрядов кода приращения и шкала разрядов ЦАП 2 перекрываются таким образом, что сумма весов старших разрядов кода приращения используется для коррекции разрядов реверсивного счетчика 1, подаваемых на ЦАП 2, а младшие разряды кодируют разностный сигнал, получаемый из-за того, что на ЦАП 2 подаются не все разряды выходного кода.

Разбиение реверсивного счетчика 1 на ступени и ступенчатое соединение ЦАП 2 позволяет использовать в следящем АЦП малоразрядные ЦАП, к которым не предъявляются жесткие требования по точности соотношения параметров элементов.

Для схемы следящего АЦП с 3-ступенчатыми счетчиком 1 и ЦАП 2 с разрядностями N, М и K, приведенной на фиг. 1, разностное напряжение вычитателя 4 определяется формулами

ΔU=Uвх-U1-U2/2^N-U3/2^N+M

U1=Uоп⋅(D1/2^N)

U2=Uоп⋅(D2/2^M)

U3=Uоп⋅(D3/2^K),

где Uоп - опорное напряжение,

Uвх - входное напряжение,

D1, D2, D3 - коды на выходе счетчиков 1.1, 1.2 и 1.3 соответственно,

N, М, K - разрядности счетчиков 1.1, 1.2 и 1.3 соответственно.

Таким образом, цена младшего разряда преобразования составляет:

U_low=Uоп/2^(N+M+K)

Частота сигнала срабатывания компаратора 7 выходного сигнала интегратора 6 пропорциональна разностному напряжению на его входе:

Период сигнала строба на выходе схемы 8 обратно пропорционален частоте

Период сигнала строба измеряется в полутактах эталонной частоты на счетчике 9.

Код приращения реверсивного счетчика 1 вычисляется с помощью ПЗУ 12, которое содержит таблицу кодов приращения в зависимости от периода сигналов строба, измеренного в полутактах эталонной частоты в соответствии.

На фиг. 2 приведен пример структурной схемы счета длительности периода сигналов строба в полутактах. Схема содержит счетчик 9 счетных импульсов эталонной частоты, регистр-защелку 11, триггер 14 и триггер 15. Содержимое счетчика 9 по фронту строба переписывается в регистр-защелку 11, после этого счетчика 9 сбрасывается. Также по фронту строба содержимое триггера 14 переписывается в триггер 15, а в триггер 14 записывается логический уровень эталонной частоты.

Содержимое счетчика 9, сохраненное в регистре-защелке 11, и состояние триггеров 14, 15 позволяют оценить длительность периода поступления сигналов строба с точностью до полутакта эталонной частоты по формуле:

где N - содержимое регистра-защелки 9,

U0, U1 - состояние триггеров 14, 15.

На фиг. 3 приведены временные диаграммы сигналов строба и эталонной частоты. На диаграмме приведены примеры поступления сигналов строба с периодом Тх, Tmin и Тmax. За это время на счетчик 9 поступает 5 счетных импульсов эталонной частоты, при этом уровень сигнала эталонной частоты в момент прихода стробов разный, поэтому число полутактов по формуле 3 составляет соответственно 10, 9 и 11 полутактов эталонной частоты в соответствии с формулой 3.

Параметры интегратора 6 и компаратора 7 выбираются такими, чтобы при разностном напряжении, равном U_low, частота строба при заданной эталонной частоте давала выходной код, равный 2^L. Тогда, четыре разряда счетчика полутактов 11 обеспечивают вычисление 4-разрядного кода приращения реверсивного счетчика 1, тем самым повышая скорость сходимости АЦП в 16 раз. Если разрядность счетчика полутактов 11 повысить, то дополнительные разряды можно использовать для оценки величины разностного напряжения, тем самым повысить точность следящего АЦП на несколько дополнительных разрядов.

Предложенное техническое решение позволяет повысить скорость сходимости следящего АЦП и его точность с малыми аппаратными затратами и низким потреблением.

Источники информации

1. Патент США 2989741.

2. Патент РФ 2045813.

3. Патент США 6850180.

4. Патент США 5014056 – прототип.

Следящий АЦП многоразрядных приращений, включающий в себя реверсивный счетчик, соединенный с ЦАП, вычитатель входного сигнала и выхода ЦАП, дополнительный АЦП разностного сигнала, вход которого соединен с выходом вычитателя, а старшие разряды выходного кода которого соединены со схемой приращения реверсивного счетчика, а младшие разряды которого образуют в совокупности с разрядами реверсивного счетчика выходной код следящего АЦП, отличающийся тем, что реверсивный счетчик разделен на несколько ступеней малой разрядности, каждая из которых содержит малоразрядный ЦАП, соединенный со ступенью реверсивного счетчика, выход которого соединен с делителем с коэффициентом деления, соответствующим разрядности предыдущих ступеней, выходы делителей соединены со схемой вычитателя входного напряжения, выход которой соединен с дополнительным АЦП разностного сигнала, который выполнен в виде преобразователя напряжения в частоту и содержит интегратор, выход которого соединен с компаратором, выходы сигналов положительного или отрицательного порога срабатывания которого через элемент ИЛИ соединены со входом сброса интегратора, а также со счетчиком выходного сигнала тактового генератора эталонной частоты в полутактах частоты, регистром-защелкой счетчика и входом сброса младших разрядов выходного кода, выход регистра-защелки соединен с адресным входом ПЗУ, выход ПЗУ соединен с первым входом сумматора-вычитателя приращения реверсивного счетчика, второй вход которого соединен с младшими разрядами выходного кода и младшими разрядами реверсивного счетчика, управляющие входы сумматора-вычитателя соединены с выходами компаратора.

Изобретение относится к области измерительной техники и может быть использовано для преобразования аналоговых электрических сигналов эквивалентно позиционному или модулярному представлению.

Способ и устройство для автоматической калибровки ацп // 2619538

Группа изобретений относится к вычислительной технике и может быть использована для калибровки АЦП. Техническим результатом является обеспечение автоматической калибровки АЦП.

Способ аналого-цифрового преобразования // 2618903

Изобретение относится к вычислительной и измерительной технике и может быть использовано в информационно-измерительных системах и приборах с цифровой обработкой информации.

Преобразователь перемещения в код // 2616867

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системе контроля энергонасыщенных объектов. Техническим результатом является уменьшение погрешности за счет повышения линейности формируемых сигналов, увеличения их амплитуды и соотношения сигнал/шум.

Способ диагностики сверточных кодов // 2616180

Изобретение относится к технике связи и может быть использовано для определения неизвестной структуры сверточного кодера со скоростью кодирования, равной , и кодовым ограничением, равным K, на основе анализа принимаемой кодовой последовательности.

Способ преобразования аналогового сигнала в цифровой квадратурный код и устройство для его осуществления // 2613843

Изобретение относится к радиолокации и может использоваться в качестве цифрового приемника для преобразования аналогового сигнала на промежуточной частоте (ПЧ) с понижением в цифровой квадратурный код.

Кодовая шкала // 2612622

Изобретение относится к измерительной технике, в частности к аналого-цифровому преобразованию, и может быть использовано в цифровых преобразователях угла. Техническим результатом является упрощение кодовой шкалы.

Устройство с обратной связью для клиппирования знакопеременных сигналов (варианты) // 2607934

Изобретение относится к радиотехнике, служит для преобразования аналоговых знакопеременных сигналов в прямоугольные импульсы и может быть использовано при построении цифровых средств обработки сигналов и измерении их параметров.

Способ определения угла поворота ротора датчика угла типа синусно-косинусного вращающегося трансформатора // 2598309

Изобретение относится к области автоматического контроля и регулирования и может быть использовано в современном электроприводе для создания цифрового преобразователя угла.

Алиасный аналого-цифровой преобразователь // 2589388

Изобретение относится к области измерительной и вычислительной техники и может быть использовано для преобразования аналоговых электрических сигналов в цифровой код.

Способ цифроаналогового преобразования // 2622623

Изобретение относится к области цифроаналогового преобразования и может быть использовано в устройствах преобразования цифрового кода в аналоговое напряжение. Техническим результатом является повышение точности цифроаналогового преобразования, уменьшение количества слагаемых опорных напряжений, уменьшение диапазона значений опорных напряжений. Способ достигается за счет того, что используют K коммутаторов с DKN…DK1 информационными входами и ΑKΜ…ΑΚ1 адресными входами, 2M-1 контактов с опорными напряжениями, а также K-1 усилителей и сумматор напряжений, при котором для цифроаналогового преобразования цифрового кода XL…X1 задают 2М-1 опорных напряжений, соответствующих комбинациям старших разрядов XL…XL-M+1 цифрового кода XL…X1, при которых остальные разряды XL-M…X1 равны «0», после чего контакты опорных напряжений последовательно подключают к информационным входам DKN…DK2 коммутаторов таким образом, что контакт с наибольшим напряжением подключают к старшим информационным входам DKN коммутаторов, выходы коммутаторов K-1, …, 1 соединяют с усилителями, которым задают соответствующие коэффициенты передачи 1/2М, 1/22М, …, 1/2М(K-1), при этом выход первого коммутатора, а также выходы усилителей соединяют с сумматором напряжений, после этого разделяют входную шину FL…F1 на K групп контактов FKL…FKL-M+1, FK-1L-M…FK-1L-2M+1, …, F1M…F11, которые последовательно подключают к адресным входам коммутаторов K, K-1, …, 1 таким образом, что контакт старшего разряда цифрового кода группы подключают к старшему адресному входу соответствующего коммутатора. 1 з.п. ф-лы, 1 ил.

Способ преобразования угла поворота вала в код // 2626552

Изобретение относится к области автоматики и вычислительной техники. Техническим результатом является повышение точности преобразования угла в код без использования внешнего эталона. В способе для контроля преобразователя формируют разность выходного и второго выходного кодов, по которой контролируют точность преобразования. Для этого вал датчиков устанавливают с шагом 360°/(p1⋅p2) в расчетные положения по значениям второго кода угла, а не по значениям эталона, в этих положениях фиксируют значения первого кода угла, находят приращения первого кода угла при повороте на р2 шагов, формируют первую поправку как сумму пространственных гармоник погрешности первого датчика для угла, соответствующего первому коду угла, формируют выходной код, прибавляя первую поправку к первому коду угла. Для формирования второго выходного кода угла находят приращения первого кода угла при повороте вала на p1 шагов, формируют вторую поправку как сумму пространственных гармоник погрешности второго датчика для угла, соответствующего второму коду угла, формируют второй выходной код, прибавляя вторую поправку к второму коду угла, и используют разность выходного и второго выходного кодов для контроля точности преобразования. 1 ил.

Способ адаптивного аналого-цифрового преобразования и устройство для его осуществления // 2628261

Группа изобретений относится к измерительной технике. Технический результат - обеспечение заданной точности аналого-цифрового преобразования за счет обеспечения контролируемого уменьшения или исключения погрешности дискретного представления сигнала путем управления частотой дискретизации. Для этого предложен способ аналого-цифрового преобразования с управлением частотой дискретизации аналогового сигнала по контролю изменчивости цифрового сигнала, который заключается в том, что сигналы управления на повышение и понижение частоты дискретизации устанавливают после сравнения с заданным допустимым значением амплитуды гармоники на частоте Найквиста, полученной цифровой фильтрацией одной гармоники из последовательности N цифровых отсчетов сигнала с выхода аналого-цифрового преобразователя. Причем задаваемые извне число N отсчетов цифрового фильтра и допустимое значение амплитуды гармоники на частоте Найквиста устанавливают априорно при рациональном выборе значения допустимой погрешности от элиайзинга и значения интенсивности потока отсчетов на основании данных о модели спектра типовых преобразуемых сигналов, а также предложено устройство для осуществления указанного способа. 2 н.п. ф-лы, 5 ил.

Гибридный функциональный цифроаналоговый преобразователь со сплайновой аппроксимацией n-го порядка // 2628918

Изобретение относится к области радиотехники, электросвязи, информационно-измерительной техники и может применяться для нелинейного цифроаналогового преобразования сигналов разной точности и сложности. Технический результат - оптимизация построения нелинейного гибридного цифроаналогового преобразователя с улучшенными метрологическими и техническими характеристиками. Достигается за счет применения сплайновой аппроксимации n-го порядка с разбиением на i количество интервалов, позволяющего получить наиболее точный гибридный функциональный ЦАП с повышенным быстродействием. Гибридный функциональный ЦАП содержит n последовательно соединенных линейных умножающих ЦАП для задания n-го порядка сплайна, к цифровым входам которых подключен кодопреобразователь, и параллельно им n+1 линейных умножающих ЦАП, соединенных по цифровым линиям с кодопреобразователем для задания переменных коэффициентов сплайна с учетом знаков. Коэффициенты сплайна рассчитываются по общеизвестным математическим методикам в зависимости от количества интервалов аппроксимации. 2 з.п. ф-лы, 2 ил., 3 табл.

Цифровой преобразователь код-временной интервал // 2630417

Изобретение относится к автоматике, телемеханике и вычислительной технике и может быть использовано в телеметрических системах с времяимпульсной модуляцией (ВИМ). Технический результат заключается в повышении надежности работы цифрового преобразователя. Технический результат достигается за счет цифрового преобразователя код-временной интервал, который содержит первое запоминающее устройство, первый счетчик временных интервалов, первый и второй логические элементы И, первый триггер, второй, третий, четвертый, пятый, шестой триггеры, первый, второй, третий логические элементы ИЛИ, первый и второй счетчики адреса, счетчик защитного интервала времени, первый, второй, третий, четвертый, пятый, шестой, седьмой элементы НЕ, первый, второй, третий, четвертый, пятый, шестой буферные элементы, третий, четвертый, пятый, шестой, седьмой, восьмой логические элементы И, второе запоминающее устройство, первый и второй резисторы, второй счетчик временного интервала, первый, второй, третий, четвертый логические элементы ИЛИ-НЕ и логический элемент И-НЕ. 5 ил.

Аналогово-цифровой преобразователь с регистрацией времени // 2637479

Изобретение относится к области вычислительной техники и может быть использовано для преобразования аналоговых сигналов в цифровой код и регистрации полученного кода в памяти. Техническим результатом изобретения является повышение точности привязки оцифрованных данных к реальному времени и уменьшение нагрузки на центральный процессор. Этот результат достигается тем, что в состав аналого-цифрового преобразователя введены локальные часы реального времени, которые периодически синхронизируются с внешними часами. Запись оцифрованных данных в память сопровождается записью момента времени регистрации этих данных. 1 з.п. ф-лы, 1 ил.

Цифроаналоговый преобразователь // 2638769

Изобретение относится к средствам обработки информации и может быть использовано при создании высокоскоростных функциональных цифроаналоговых и аналого-цифровых преобразователей и преобразователей частоты. Технический результат заключается в расширении арсенала средств того же назначения. В заявленном цифроаналоговом преобразователе, содержащем весовые двоично-взвешенные сопротивления 1 и аналоговые ключи 2, причем управляющие входы аналоговых ключей 2 соединены с соответствующими цифровыми управляющими выходами цифрового регистра 5, к точке объединения весовых двоично-взвешенных сопротивлений 1 подключены источник опорного тока Io 6 и вход повторителя напряжения 7, при этом аналоговые выходы аналоговых ключей 2 соединены с общей шиной схемы. 2 ил.

Двухканальный аналого-цифровой преобразователь // 2642133

Изобретение относится к измерительной электронной технике и может использоваться для преобразования нескольких аналоговых сигналов в цифровые. Предложенный двухканальный аналого-цифровой преобразователь содержит ключ, одноканальный аналого-цифровой преобразователь, мультиплексор с двумя регистрами на своих выходах, а также формирователь импульсов коммутации, выход которого соединен с управляющим входом ключа и мультиплексора, при этом входами этого двухканального аналого-цифрового преобразователя являются входы каналов ключа, его выходами являются выходы регистров, выход одноканального аналого-цифрового преобразователя соединен с входом мультиплексора. В указанный преобразователь введен формирователь коротких импульсов и дополнительный ключ, включенный между выходом первого ключа и входом одноканального аналого-цифрового преобразователя, при этом второй вход дополнительного ключа закорочен, а управляющий вход этого дополнительного ключа соединен с выходом формирователя коротких импульсов коммутации, вход которого подключен к выходу формирователя импульсов коммутации. Изобретение решает задачу снижения погрешности. 1 з.п. ф-лы, 2 ил.

Цифровой функциональный преобразователь // 2642381

Изобретение относится к цифровой вычислительной технике и может найти применение для аппаратной реализации вычисления функций. Технический результат заключается в расширении арсенала средств для вычисления функциональных зависимостей. Цифровой функциональный преобразователь содержит четыре сумматора, два сдвигающих регистра, блок анализа, блок хранения констант, блок управления, четыре входа и четыре выхода, причем сдвигающие регистры связаны с сумматорами-вычитателями, выходы которых связаны с блоком анализа, а его выходы - с блоком управления и всеми сумматорами-вычитателями. 1 ил.

Способ преобразования электрических импульсов в код манчестер и устройство для его осуществления // 2644530

Изобретение относится к электронным информационным техническим решениям общего назначения. Технический результат заключается в обеспечении устранения взаимовлияния прямого тракта и обратной связи, а также устранение апериодического эффекта от обратной связи. Предлагаемый способ состоит в том, что последовательность импульсов с входа устройства подвергается инверси знака для каждого четного импульса, посредством сохранения в памяти состояния входа на предыдущем шаге с помощью вспомогательного триггера, если на предыдущем шаге уровень сигнала был зафиксирован, то текущий шаг вычислений рассматривается в качестве четного. Последовательность импульсов на входе подвергается инверсии, чтобы обеспечить срабатывание триггера детектора сигнала на предыдущем шаге в противофазе по отношению к основному триггеру, на который и поступает полученная промежуточная последовательность импульсов с инверсией знака для каждого четного импульса, которая перед этим подвергается дополнительной коррекции. 2 н.п. ф-лы, 13 ил.