Сбоеустойчивый самосинхронный однотактный rs-триггер с нулевым спейсером

Изобретение относится к импульсной и вычислительной технике и предназначено для построения самосинхронных триггерных, регистровых и вычислительных устройств, систем цифровой обработки информации. Технический результат заключается в обеспечении самосинхронной работы RS-триггера с нулевым спейсером и предотвращении его переключения в некорректное рабочее состояние из-за одиночного логического сбоя. Данная задача решается посредством реализации индицируемости всех элементов триггера, а именно: в схему, содержащую восемь КМОП транзисторов n-типа, восемь КМОП транзисторов p-типа, два парафазных информационных входа с нулевым спейсером и два бифазных информационных выхода, введены два элемента И-ИЛИ-НЕ, гистерезисный триггер и индикаторный выход, парафазные входы и бифазные выходы RS-триггера подключены к входам элементов И-ИЛИ-НЕ, выходы которых соединены с входами гистерезисного триггера, чей выход подключен к индикаторному выходу RS-триггера. 1 ил.

 

Сбоеустойчивый самосинхронный однотактный RS-триггер с нулевым спейсером относится к импульсной и вычислительной технике и может использоваться при построении самосинхронных триггерных, регистровых и вычислительных устройств, систем цифровой обработки информации.

Известен самосинхронный однотактный RS-триггер с нулевым спейсером [1, фиг. 2], содержащий элемент ИЛИ-НЕ и два элемента И-ИЛИ-НЕ.

Недостаток известного устройства - низкая сбоеустойчивость, допускающая переключение триггера в противоположное состояние при воздействии ионизирующего излучения, тяжелых заряженных частиц, протонов и нейтронов.

Наиболее близким к предлагаемому решению по технической сущности и принятым в качестве прототипа является RS-триггер DICE-типа [2, рис. 3(a)], содержащий восемь КМОП транзисторов n-типа и восемь КМОП транзисторов p-типа.

Недостаток прототипа - невозможность его использовании в самосинхронном режиме работы с нулевым спейсером из-за отсутствия индикации окончания переключений элементов схемы RS-триггера и способа соединения КМОП транзисторов с каналом n- и p-типа, соответствующего элементам с нулевым спейсером.

Задача, решаемая заявляемым изобретением, заключается в обеспечении самосинхронной работы RS-триггера с нулевым спейсером и предотвращении его переключения в некорректное рабочее состояние из-за одиночного логического сбоя. Данная задача решается посредством реализации индицируемости всех элементов триггера.

Это достигается тем, что в однотактный RS-триггер, содержащий восемь КМОП транзисторов p-типа, восемь КМОП транзисторов n-типа, два парафазных информационных входа с нулевым спейсером и два бифазных информационных выхода, причем подложки всех транзисторов p-типа подключены к шине питания, подложки всех транзисторов п-типа подключены к "земле", истоки первого, второго, пятого и шестого транзисторов p-типа соединены с шиной питания, истоки третьего, четвертого, седьмого и восьмого транзисторов n-типа подключены к "земле", затворы первого транзистора p-типа и четвертого транзистора n-типа соединены с прямым компонентом второго парафазного входа, затворы второго транзистора p-типа и первого транзистора n-типа соединены с прямым компонентом первого парафазного входа, затворы шестого транзистора p-типа и пятого транзистора n-типа соединены с инверсным компонентом первого парафазного входа, затворы пятого транзистора p-типа и восьмого транзистора n-типа соединены с инверсным компонентом второго парафазного входа, введены два элемента И-ИЛИ-НЕ, гистерезисный триггер (Г-триггер) и индикаторный выход RS-триггера, причем стоки первого и второго транзисторов p-типа подключены к истокам третьего и четвертого транзисторов p-типа соответственно, стоки пятого и шестого транзисторов p-типа подключены к истокам седьмого и восьмого транзисторов p-типа соответственно, сток третьего транзистора p-типа соединен со стоками первого и второго транзисторов n-типа, инверсным компонентом первого бифазного выхода RS-триггера и затворами седьмых транзисторов n- и p-типа, сток четвертого транзистора p-типа соединен со стоками третьего и четвертого транзисторов n-типа, инверсным компонентом второго бифазного выхода RS-триггера и затворами восьмого транзистора p-типа и шестого транзистора n-типа, сток седьмого транзистора p-типа соединен со стоками пятого и шестого транзисторов n-типа, прямым компонентом первого бифазного выхода RS-триггера и затворами четвертого транзистора p-типа и второго транзистора n-типа, сток восьмого транзистора p-типа соединен со стоками седьмого и восьмого транзисторов n-типа, прямым компонентом второго бифазного выхода RS-триггера и затворами третьих транзисторов p- и n-типа, истоки первого, второго, пятого и шестого транзисторов n-типа подключены к "земле", два входа первой группы входов И первого элемента И-ИЛИ-НЕ подключены к прямому компоненту второго парафазного информационного входа с нулевым спейсером и прямому компоненту второго бифазного выхода RS-триггера, два входа второй группы входов И первого элемента И-ИЛИ-НЕ подключены к инверсному компоненту второго бифазного выхода RS-триггера и инверсному компоненту второго парафазного информационного входа с нулевым спейсером, два входа первой группы входов И второго элемента И-ИЛИ-НЕ подключены к прямому компоненту первого парафазного информационного входа с нулевым спейсером и прямому компоненту первого бифазного выхода RS-триггера, два входа второй группы входов И второго элемента И-ИЛИ-НЕ подключены к инверсному компоненту первого бифазного выхода RS-триггера и инверсному компоненту первого парафазного информационного входа с нулевым спейсером, выходы первого и второго элементов И-ИЛИ-НЕ соединены с входами Г-триггера, выход которого подключен к индикаторному выходу RS-триггера.

Предлагаемое устройство триггера обладает существенными признаками, отличающими его от прототипа и обеспечивающими достижение заявленного технического результата. Действительно, использование элемента И-ИЛИ-НЕ для формирования индикаторного выхода известно и в других самосинхронных триггерах. Но только применение двух элементов И-ИЛИ-НЕ, подключенных к информационным входам и выходам самосинхронного однотактного RS-триггера и входам Г-триггера указанным способом, позволило достичь эффекта, выраженного целью изобретения.

Поскольку введенные конструктивные связи в аналогичных технических решениях не известны, заявляемое устройство может считаться имеющим существенные отличия.

Понятие "парафазный", используемое в тексте данной заявки, определяется следующим образом. Парафазным считается сигнал, представленный двумя составляющими - парой переменных {X, ХВ}, которые в активной фазе имеют взаимоинверсные значения: {Х=0, ХВ=1} или {Х=1, ХВ=0}. Переход парафазного сигнала из одного статического рабочего состояния в противоположное рабочее состояние может осуществляться двумя способами.

Первый способ предполагает использование парафазного сигнала со спейсером: когда переходу в следующее рабочее состояние обязательно предшествует переход в третье статическое состояние - спейсерное (нерабочее состояние или состояние гашения). Если в качестве спейсерного используется состояние {1,1}, то говорят, что используется парафазный сигнал с нулевым спейсером, а если состояние {0,0}, то - парафазный сигнал с нулевым спейсером. Спейсерное состояние - статическое состояние, переключение в которое в самосинхронной схемотехнике должно фиксироваться индикатором окончания переходного процесса, в данном случае - окончания переключения в спейсерное состояние.

Второй способ предполагает использование парафазного сигнала без спейсера. При этом переход из одного рабочего статического состояния в другое осуществляется через динамическое (кратковременное) состояние: {1,1} или {0,0}, - называемое транзитным состоянием.

Понятие "бифазный", используемое в тексте данной заявки, определяется следующим образом. Бифазным считается сигнал, являющийся выходом {Q, QB} бистабильной ячейки (БЯ) - RS-триггера на двух логических элементах с перекрестными связями. В статической фазе его компоненты имеют взаимоинверсные значения: {Q=0, QB=1} или {Q=1, QB=0}. Переход бифазного сигнала из одного статического рабочего состояния в противоположное рабочее состояние осуществляется через промежуточное динамическое (транзитное) состояние. Транзитное состояние: {нулевое - Q=QB=0} или {единичное - Q=QB=1}, - определяется типом логических элементов в БЯ.

В материалах данной заявки речь идет об использовании в качестве информационного входа парафазного сигнала с нулевым спейсером, в дальнейшем - просто парафазного сигнала, и бифазного сигнала с нулевым транзитным состоянием.

На Фиг. 1 представлена схема сбоеустойчивого самосинхронного однотактного RS-триггера с нулевым спейсером. Схема содержит восемь МОП транзисторов p-типа 1-8, восемь МОП транзисторов n-типа 9-16, шину питания 17, шину "земли" 18, прямой 19 и инверсный 20 компоненты первого информационного парафазного входа с нулевым спейсером, прямой 21 и инверсный 22 компоненты второго информационного парафазного входа с нулевым спейсером, прямой 23 и инверсный 24 компоненты первого бифазного выхода, прямой 25 и инверсный 26 компоненты второго бифазного выхода, индикаторный выход 27, элементы И-ИЛИ-НЕ 28-29 и Г-триггер 30, подложки всех транзисторов p-типа подключены к шине питания, подложки всех транзисторов n-типа подключены к "земле", истоки первого 1, второго 2, пятого 5 и шестого 6 транзисторов p-типа соединены с шиной питания 17, истоки третьего 11, четвертого 12, седьмого 15 и восьмого 16 транзисторов n-типа подключены к "земле", затворы первого транзистора p-типа 1 и четвертого транзистора n-типа 12 соединены с прямым компонентом 21 второго парафазного входа, затворы второго транзистора p-типа 2 и первого транзистора n-типа 9 соединены с прямым компонентом 19 первого парафазного входа, затворы шестого транзистора p-типа 6 и пятого транзистора n-типа 13 соединены с инверсным компонентом 20 первого парафазного входа, затворы пятого транзистора p-типа 5 и восьмого транзистора n-типа 8 соединены с инверсным компонентом 22 второго парафазного входа, стоки первого 1 и второго 2 транзисторов p-типа подключены к истокам третьего 3 и четвертого 4 транзисторов p-типа соответственно, стоки пятого 5 и шестого 6 транзисторов p-типа подключены к истокам седьмого 7 и восьмого 8 транзисторов p-типа соответственно, сток третьего транзистора p-типа 3 соединен со стоками первого 9 и второго 10 транзисторов n-типа, инверсным компонентом 20 первого бифазного выхода RS-триггера и затворами седьмых транзисторов n-типа 15 и p-типа 7, сток четвертого транзистора p-типа 4 соединен со стоками третьего 11 и четвертого 12 транзисторов n-типа, инверсным компонентом 26 второго бифазного выхода RS-триггера и затворами восьмого транзистора p-типа 8 и шестого транзистора n-типа 14, сток седьмого транзистора p-типа 7 соединен со стоками пятого 13 и шестого 14 транзисторов n-типа, прямым компонентом 23 первого бифазного выхода RS-триггера и затворами четвертого транзистора p-типа 4 и второго транзистора n-типа 10, сток восьмого транзистора p-типа 8 соединен со стоками седьмого 15 и восьмого 16 транзисторов n-типа, прямым компонентом 25 второго бифазного выхода RS-триггера и затворами третьих транзисторов p-типа 3 и n-типа 11, истоки первого 9, второго 10, пятого 13 и шестого 14 транзисторов n-типа подключены к "земле", два входа первой группы входов И первого элемента И-ИЛИ-НЕ 28 подключены к прямому компоненту 21 второго парафазного информационного входа с нулевым спейсером и прямому компоненту 25 второго бифазного выхода RS-триггера, два входа второй группы входов И первого элемента И-ИЛИ-НЕ 28 подключены к инверсному компоненту 26 второго бифазного выхода RS-триггера и инверсному компоненту 22 второго парафазного информационного входа с нулевым спейсером, два входа первой группы входов И второго элемента И-ИЛИ-НЕ 29 подключены к прямому компоненту 19 первого парафазного информационного входа с нулевым спейсером и прямому компоненту 23 первого бифазного выхода RS-триггера, два входа второй группы входов И второго элемента И-ИЛИ-НЕ 29 подключены к инверсному компоненту 24 первого бифазного выхода RS-триггера и инверсному компоненту 20 первого парафазного информационного входа с нулевым спейсером, выходы первого 28 и второго 29 элементов И-ИЛИ-НЕ соединены с входами Г-триггера 30, выход которого подключен к индикаторному выходу 27 RS-триггера.

Схема работает следующим образом. Первый и второй парафазные входы логически идентичны. Первый и второй бифазные выходы также логически идентичны. Использование идентичных пар входов и выходов обеспечивает сбоеустойчивость передаваемой и хранимой в триггере информации. Оба бифазных выхода RS-триггера переключатся в новое идентичное состояние только тогда, когда оба парафазных входа перейдут в одинаковую рабочую фазу. Входы имеют нулевой спейсер. Это значит, что спейсерное значение "0" любого компонента любого входа не способно изменить состояние бифазных выходов RS-триггера.

Обозначим прямой 19 и инверсный 20 компоненты первого парафазного входа как S1 и R1, компоненты 21 и 22 второго парафазного входа - как S2 и R2; прямой 23 и инверсный 24 компоненты первого бифазного выхода как Q1 и QB1, компоненты 25 и 26 второго бифазного выхода как Q2 и QB2; индикаторный выход 27 как I. Пусть в исходном состоянии триггер находится в спейсере: R1=R2=S1=S2=0, - и хранит состояние: Q1=Q2=1, QB1=QB2=0. Открыты транзисторы 1, 2, 5-8, 10, 11; закрыты транзисторы 3, 4, 9, 12-16. На выходах элементов 28 и 29 высокий логический уровень. Индикаторный выход подтверждает окончание переключения RS-триггера в спейсер: I=1. Пусть на вход RS-триггера поступает сигнал R1=1, а остальные входы остаются неизменными. Высокий уровень на затворах транзисторов 6 и 13 приведет к отпиранию транзистора 13 и запиранию транзистора 6. Открытый транзистор 13 будет "тянуть" выход Q1 к "земле" (уровню логического нуля), но открытые транзисторы 5 и 7 будут этому препятствовать. Размеры транзисторов p-типа и n-типа в данной схеме подбираются таким образом, чтобы открытый транзистор n-типа не смог "перетянуть" последовательно соединенные открытые транзисторы p-типа. Тогда уровень выхода Q1 будет по-прежнему соответствовать логической единицы и состояние RS-триггера не изменится. Только после переключения входа R2 в значение, идентичное входу R1 (R2=1), вызывающего отпирание транзистора n-типа 16 и запирание транзистора p-типа 5, транзистор 13 сможет снизить потенциал выхода Q1 до уровня логического нуля. Одновременно выход Q2 переключается в состояние логического нуля из-за открытого транзистора 16 и закрытого транзистора 6. Это вызовет последующие переключения в схеме: запирание транзисторов 10 и 11, отпирание транзисторов 3 и 4, затем переключение выходов QB1 и QB2 в состояние логической единицы (QB1=QB2=1). В результате триггер перейдет в новое состояние Q1=Q2=0, QB1=QB2=1. В соответствии с новыми значениями входов и выходов RS-триггера выходы элементов 28 и 29 переключатся в значение логического нуля и инициируют переключение Г-триггера также в состояние логического нуля (I=0), которое подтвердит успешное окончание переключения самосинхронного однотактного RS-триггера в новое рабочее состояние.

Сбоеустойчивость RS-триггера подтверждается его реакцией на воздействие одиночной причины, вызывающей логический сбой - переключение одного компонента одного бифазного выхода RS-триггера в противоположное состояние. Пусть, например, триггер находится в том же исходном состоянии: R1=R2=S1=S2=1, Q1=Q2=1, QB1=QB2=0, I=1, - и тяжелая заряженная частица, пролетев через область стока транзистора n-типа 9, вызвала ионизационный ток, зарядивший паразитную емкость выхода QB1 до уровня логической единицы. Это приведет к запиранию транзистора 7 и отпиранию транзистора 15. Поскольку транзисторы 6 и 8 открыты, состояние выхода Q2 при этом не изменится, так как открывшийся транзистор 15 не сможет "перетянуть" транзисторы 6 и 8 из-за своего малого размера, а состояние выхода Q1 останется прежним (Q1=1) из-за хранения заряда паразитной емкостью этого выхода при закрытых транзисторах 13 и 14. Ионизационный ток заканчивается достаточно быстро, поскольку транзистор 10 остается открытым и вызывает рассасывание избыточных носителей в теле полупроводника. Выход QB1 возвращается в исходное состояние (QB1=0) и триггер продолжает успешно хранить свое состояние. Кратковременное переключение выхода QB1 в состояние логической единицы не вызывает переключения элементов 28, 29 и 30, и индикаторный выход 27 RS-триггера сохраняет свое значение, оповещая приемники о том, что триггер все еще находится в спейсере и его состояние нельзя использовать.

Особенности данной схемы по сравнению с прототипом следующие.

Элементы И-ИЛИ-НЕ и Г-триггер, объединяя парафазные входы и бифазные выходы RS-триггера и формируя индикаторный выход однотактного RS-триггера, обеспечивают управление фазами работы RS-триггера, индицирование соответствия состояния парафазных входов состоянию бифазных выходов в рабочей фазе и индицирование переключения входов в спейсер. Тем самым обеспечивается самосинхронность переключения однотактного RS-триггера из рабочей фазы в спейсер и обратно.

Таким образом, предлагаемое устройство реализует индицируемость всех выводов и элементов однотактного RS-триггера для обеспечения его самосинхронной работы и предотвращает переключение RS-триггера в некорректное рабочее состояние из-за одиночного логического сбоя. Цель изобретения достигнута. Источники:

[1] Степченков Ю.А., Дьяченко Ю.Г., Рождественский Ю.Г., Петрухин B.C. Однотактный самосинхронный RS-триггер с предустановкой. Патент №2390092. Опубл. в Б.И., 2010, №14. - 18 с.

[2] Катунин Ю.В., Стенин В.Я., Степанов П.В. Моделирование характеристик триггерных элементов КМОП двухфазной логики с учетом разделения заряда при воздействии отдельных ядерных частиц // Микроэлектроника, 2014, Т. 43, №2. - С. 104-117.

Сбоеустойчивый самосинхронный однотактный RS-триггер с нулевым спейсером, содержащий восемь КМОП транзисторов n-типа, восемь КМОП транзисторов p-типа, два парафазных информационных входа с нулевым спейсером и два бифазных информационных выхода, причем подложки всех транзисторов p-типа подключены к шине питания, подложки всех транзисторов n-типа подключены к "земле", истоки первого, второго, пятого и шестого транзисторов p-типа соединены с шиной питания, истоки третьего, четвертого, седьмого и восьмого транзисторов n-типа подключены к "земле", затворы первого транзистора p-типа и четвертого транзистора n-типа соединены с прямым компонентом второго парафазного входа, затворы второго транзистора p-типа и первого транзистора n-типа соединены с прямым компонентом первого парафазного входа, затворы шестого транзистора p-типа и пятого транзистора n-типа соединены с инверсным компонентом первого парафазного входа, затворы пятого транзистора p-типа и восьмого транзистора n-типа соединены с инверсным компонентом второго парафазного входа, отличающийся тем, что в схему введены два элемента И-ИЛИ-НЕ, гистерезисный триггер и индикаторный выход, причем стоки первого и второго транзисторов p-типа подключены к истокам третьего и четвертого транзисторов p-типа соответственно, стоки пятого и шестого транзисторов p-типа подключены к истокам седьмого и восьмого транзисторов p-типа соответственно, сток третьего транзистора p-типа соединен со стоками первого и второго транзисторов n-типа, инверсным компонентом первого бифазного выхода RS-триггера и затворами седьмых транзисторов n- и p-типа, сток четвертого транзистора p-типа соединен со стоками третьего и четвертого транзисторов n-типа, инверсным компонентом второго бифазного выхода RS-триггера и затворами восьмого транзистора p-типа и шестого транзистора n-типа, сток седьмого транзистора p-типа соединен со стоками пятого и шестого транзисторов n-типа, прямым компонентом первого бифазного выхода RS-триггера и затворами четвертого транзистора p-типа и второго транзистора n-типа, сток восьмого транзистора p-типа соединен со стоками седьмого и восьмого транзисторов n-типа, прямым компонентом второго бифазного выхода RS-триггера и затворами третьих транзисторов p- и n-типа, истоки первого, второго, пятого и шестого транзисторов n-типа подключены к "земле", два входа первой группы входов И первого элемента И-ИЛИ-НЕ подключены к прямому компоненту второго парафазного информационного входа с нулевым спейсером и прямому компоненту второго бифазного выхода RS-триггера, два входа второй группы входов И первого элемента И-ИЛИ-НЕ подключены к инверсному компоненту второго бифазного выхода RS-триггера и инверсному компоненту второго парафазного информационного входа с нулевым спейсером, два входа первой группы входов И второго элемента И-ИЛИ-НЕ подключены к прямому компоненту первого парафазного информационного входа с нулевым спейсером и прямому компоненту первого бифазного выхода RS-триггера, два входа второй группы входов И второго элемента И-ИЛИ-НЕ подключены к инверсному компоненту первого бифазного выхода RS-триггера и инверсному компоненту первого парафазного информационного входа с нулевым спейсером, выходы первого и второго элементов И-ИЛИ-НЕ соединены с входами гистерезисного триггера, выход которого подключен к индикаторному выходу RS-триггера.