Мажоритарный модуль

Изобретение относится к мажоритарному модулю. Технический результат заключается в повышении быстродействия мажоритарного модуля. Модуль содержит два элемента И, два элемента ИЛИ и пять мажоритарных элементов, причем третий, первый входы и выход пятого мажоритарного элемента соединены соответственно с выходом четвертого мажоритарного элемента, первым входом и выходом мажоритарного модуля, шестой и седьмой входы которого подключены соответственно к второму и третьему входам второго мажоритарного элемента, при этом i-й вход j-го и второй вход пятого мажоритарных элементов соединены соответственно с i-ми входами j-х элементов И, ИЛИ и выходом третьего мажоритарного элемента, первый, третий и второй входы (j+2)-го мажоритарного элемента подключены соответственно к выходам j-х элементов И, ИЛИ и выходу (3-j)-го мажоритарного элемента, а i-й вход первого элемента И и первый вход второго мажоритарного элемента соединены соответственно с (i+1)-м и пятым входами мажоритарного модуля. 1 ил.

 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны мажоритарные модули (патент РФ 2249844, кл. G06F 7/38, 2005 г.; патент РФ 2398265, кл. G06F 7/57, 2010 г.), которые содержат логические элементы и реализуют мажоритарную функцию трех аргументов - входных двоичных сигналов х₁,х₂,х₃ ∈ {0,l}.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных мажоритарных модулей, относятся ограниченные функциональные возможности, обусловленные тем, что не обеспечивается реализация мажоритарной функции семи аргументов.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип мажоритарный модуль (патент РФ 2700554, кл. G06F 7/57, 2019 г.), который содержит логические элементы и реализует мажоритарную функцию семи аргументов - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится низкое быстродействие, обусловленное тем, что максимальное время задержки распространения сигнала в прототипе определяется выражением 4×Δt, где Δt есть длительность задержки, вносимой логическим элементом.

Техническим результатом изобретения является повышение быстродействия при сохранении функциональных возможностей прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в мажоритарном модуле, содержащем два элемента И, два элемента ИЛИ и пять мажоритарных элементов, третий, первый входы и выход пятого мажоритарного элемента соединены соответственно с выходом четвертого мажоритарного элемента, первым входом и выходом мажоритарного модуля, шестой и седьмой входы которого подключены соответственно к второму и третьему входам второго мажоритарного элемента, особенность заключается в том, что i-й вход j-го и второй вход пятого мажоритарных элементов соединены соответственно с j-ми входами j-ых элементов И, ИЛИ и выходом третьего мажоритарного элемента, первый, третий и второй входы (j+2)-го мажоритарного элемента подключены соответственно к выходам j-ых элементов И, ИЛИ и выходу (3-j)-го мажоритарного элемента, а i-й вход первого элемента И и первый вход второго мажоритарного элемента соединены соответственно с (i+1)-ым и пятым входами мажоритарного модуля.

На чертеже представлена схема предлагаемого мажоритарного модуля.

Мажоритарный модуль содержит элементы И 1₁, 1₂, элементы ИЛИ 2₁, 2₂ и мажоритарные элементы 3₁, …, 3₅, причем i-й вход элемента 3_j и второй, третий входы элемента 3₅ соединены соответственно с i-ми входами элементов 1_j, 2_j и выходами элементов 33, 3₄, а первый, второй, третий входы элемента 3_j+2, первый вход и выход элемента 3₅ подключены соответственно к выходам элементов 1_j, 3_3-j, 2_j, первому входу и выходу мажоритарного модуля, (i+1)-й и (i+4)-й входы которого соединены соответственно с i-ми входами элементов 1₁ и 3₂.

Работа предлагаемого мажоритарного модуля осуществляется следующим образом. На его первый, …, седьмой входы подаются соответственно двоичные сигналы х₁,…,х₇ ∈ {0,l}. На выходе мажоритарного элемента 3_m имеем где a_m1, a_m2, a_m3 и #, ⋅ есть соответственно сигналы на его первом, втором, третьем входах и символы операций Maj, ИЛИ, И. Таким образом, на выходе предлагаемого мажоритарного модуля получим

где Maj(х₁,…,х₇) есть мажоритарная функция семи аргументов x₁,…,x₇. При этом максимальное время задержки распространения сигнала в предлагаемом мажоритарном модуле определяется выражением 3×Δt (Δt - длительность задержки, вносимой логическим элементом).

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый мажоритарный модуль реализует мажоритарную функцию семи аргументов - входных двоичных сигналов и обладает более высоким по сравнению с прототипом быстродействием.

Мажоритарный модуль, содержащий два элемента И, два элемента ИЛИ и пять мажоритарных элементов, причем третий, первый входы и выход пятого мажоритарного элемента соединены соответственно с выходом четвертого мажоритарного элемента, первым входом и выходом мажоритарного модуля, шестой и седьмой входы которого подключены соответственно к второму и третьему входам второго мажоритарного элемента, отличающийся тем, что i-й вход j-го и второй вход пятого мажоритарных элементов соединены соответственно с i-ми входами j-х элементов И, ИЛИ и выходом третьего мажоритарного элемента, первый, третий и второй входы (j+2)-го мажоритарного элемента подключены соответственно к выходам j-х элементов И, ИЛИ и выходу (3-j)-го мажоритарного элемента, а i-й вход первого элемента И и первый вход второго мажоритарного элемента соединены соответственно с (i+1)-м и пятым входами мажоритарного модуля.