Преобразователь двоичного кода правильной дроби в двоично- десятичный код
(!
О П И C А Н И Е 3627I4
ИЗОБРЕТЕНИЯ
Союз Советских
Социалистических
Республик
Зависимое от авт. свидетельства Х
Заявлено 22Х!.1969 (Ko 1350837/18-24) с присоединением заявки №
Приоритет
Опубликовано 28.IV.1971. Бюллетень № 15
Дата опубликования описания 17Х1.1971
МПК G 06f 5/02 комитет по делам изобретений и открытий при Совете Министров
СССР
УДК 681.325.53(088.8) Авторы изобретения
Я. П. штурман и Ю. А. Махмудов
Лаборатория электромоделирования Всесоюзного института научной и технической информации АН СССР
Заявитель
ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА
ПРАВИЛЬНОЙ ДРОБИ В ДВОИ IHO-ДЕСЯТИЧНЫЙ КОД
Изобретение относится к вычислительной технике и предназначено для преобразования кодов.
Известен преобразователь двоичного кода правильной дроби в двоично-десятичный код, содержащий сдвиговый регистр, одноразрядный двоичный сумматор, схему задержки, регистр свободных разрядов, элементы «И» и
«Запрет» и распределитель, число разрядов которого зависит от числа разрядов преобразуемого кода.
Предложенное устройство отличается тем, что распределитель содержит четыре разряда, причем выходы всех разрядов соединены с одним из входов элемента «И» и с запрещающим входом элемента «Запрет», со вторыми входами которых соединен выход одноразрядного двоичного сумматора, а выход элемента
«Запрет» через регистр свободных разрядов соединен со входом сдвигового регистра.
Это позволяет упростить схему устройства и расширить его функциональные возможности.
Схема устройства показана на черте>ке.
Устройство содержит сдвиговый регистр 1, регистр 2 свободных разрядов, одноразрядный двоичный сумматор 8, схему 4 задержки кода на два разряда (такта), элемент «Запрет» 5 (отрицание импликации), элемент «И» б, распределитель 7 управляющих импульсов, выполненный на четырех разрядах 8, в качестве которыi могут быть использованы любые накопительные элементы, с шиной 9 управления.
Принцип работы устройства основан на умно>кении мантиссы преобразуемого числа (а в дальнейшем — остатка) па десять (в двоичном выражении — 1010). Умножение выполняется с помощью одноразрядного двоичного
1Q сумматора 3 и схемы 4 задержки, осуществляющей сдвиг кода на два разряда. Преобразованные двопчно-десчтичные разряды снимаются с выход 1 элемента «И» 6, а возвращение преобразуемого кода в регистр 1 через
$5 регистр 2 осуществляется с помощью элемента «Запрет» 5.
Такое построение схемы позволяет использовать четырехргзрядный распределитель 7 управляющих импульсов (при любом числе
20 разрядов мантиссы), который серией из четырех импульсов управляет элементами 6 и б.
Прп этом на элементах «И» 6 происходит выделение двои гно-десятичного разряда, а на элементе «Запрет» 6 — стирание его (запрс.25 щение), и затем код остатка и вводится обратно в регистр 1. Кроме того, после окончания преобразования, когда распределитель 7 управляющих импульсов перестает генерировать импульсы управления, в числовом регистре 1 чо будет циркулировать последний остаточный
ЗО2714
Предмет изобретения
Составитель В. Игиатущеико
Редактор Ю. Д. Полякова Техред Л. Л. Евдонов
Корректоры: М. Коробова и Л. Корогод
Заказ l6287I I Изд. М 668 Тираж 473 Подписное
ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР
Москва, Я-35, Раушская наб., д. 4у5
Типография, пр. Сапунова, 2
3 код, что облегчает контроль устройства при
его наладке и профилактике.
Преобразователь двоичного кода правильной дроби в двоично-десятичный код, содегжащий сдвиговый регистр, одноразрядный двоичный сумматор, схему задержки, регистр свободных разрядов, распределитель, элемент
«И» и элемент «Запрет», отличающийся тем, что, с целью упрощения схемы и расширения функциональных возможностей, распределитель содержит четыре разряда, причем выхоБ ды всех разрядов соединены с одним из входов элемента «И» и с запрещающим входом элемента «Запрет», со вторыми входами которых соединен выход одноразрядного двоичного сумматора, а выход элемента «Запрет» че10 рез регистр свободных разрядов соединен со входом сдвигового регистра.
