А. д. подлинное и е. с. заводий, ^^-о:з^;/пя !->& плтгип'з-^; гн;^;:;;!^---"- 1 б:;5л;а;:-

 

О П И С А Н И Е 328430

ИЗОЬЕЕт ЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистииеских

Республик

Зависимое от авт. свидетельства №

Заявлено 14.XI(.1970 (№ 1600338/18-24) М. Ь;л. С 05Ь 13 02 с присоединением заявки ¹

Приоритет

Опубликовано 02.11.1972. Б|оллетсць № 6

Дата опубликования описания 15.111.1972

Комитет по делам изобретений и открытий при Саеете Министрое

СССР

УДК 621-503.53(088.8) Авторы изобретения

Заявитель

ЦИФРОВАЯ СЛЕДЯЩАЯ СИСТЕМА

Изобретение относится к следящим системам управления, в частности к следящим фильтрам, применяемым для выделеш|я п измерения сигнала.

Известные цифровые следящие системы, позволяющие реализовать следящий фильтр с астатизмом m-го порядка и содержащие 17г рсверсивпых счетчиков, первые входы которых объединены и через цифровой дискриминатор, усилитель промежуточной частоты, смсс||гсль и преобразователь код- ьастота соединены с выходом первого реверсивного счетчика, нс обеспечивают достаточной точности отслеживанияия и измерения сигнала прп его изменения; в широких пределах, так как на отрезках времени, где реальный закон измеряемого параметра аппроксимирустся полпномом меньшей степени, чем заданный при проектировапп;| фильтра, флюктуациоппая ошибка стационарного следящего фильтра оказывается существенно больше минимально допустимой, т. с. следящий фильтр становится не оптимальным.

В предлагаемой системе повышение точности отслеживания и измерения параметра отслеживаемого сигнала достигается введением в схему дополнительно логического блока, m — 1 пороговых устройств и m — 1 ключей, выход и первый вход которых соединены соответственно со вторым входом предыдущего и первым выходом последующего реверсивного счетчика, а второй вход соединен с соответствующим выходом ло|ч|ческого блока, входы которого соединены с соответствующими выходамп соответствующих пороговых устройств, входы которых связаны со вторыми выходам соответствующих реверспв сч.тч| кон, исключая первый.

На чертеже представлена блок-схема предлагаемой цифровой следящей системы.

10 Блок-схс|ма вклпочает oмс птc,lb 1, ) сплптель промежуточной гастоты (УПЧ) 2, цифровой дпскрпмпна1ор 8, преобразователь кодчастота 4, реверспвныс счетчики (PC) б, 6, 7, 8, ключи 9, 10, 11, пороговые устройства (ПУ1

1s 12, 18, 14 и логический блок 15, содержащий триг геры 16, 17, 18, логические элсмсн i ы

«ИЛИ» 19, 20, логические элементы «НЕ» 21, 22, 28 п логические элементы «Il» 24, 25.

Система работает следующим ооразом.

20 Напряжение промежуточпоп гастоты с выхода УПЧ, обеспечивающего необходимое отноше!п|е сигнал/ш) м, пост)пlаст II l Вход цифрового дпскрпмпнатора, где выделяется величина рассогласоваш|я + ЛЙ; в цифровом в||де.

25 Все время обработки элементарной вслпчп|III рассогласования ЛЛ|; занимает в а|стсмс астатпзмом m-го порядка лг временных ц||клов.

Во время первого цикла величина AV; запиЗо сывается с соответствующими коэффпцпснта328430

30

50 ми передачи в реверсивные счетчики РСь

PC>, ..., РС, которые используются в качестве интеграторов, Во время второго цикла число из реверсивного счетчика PC„„„ 8 со своим знаком записывается в PC > 7, где суммируется с имеющимся там числом.

Во время третьего цикла получившееся по окончании предыдущего цикла в РС„, > число записывается в реверсивный счетчик РС„, >, где суммируется с имеющимся там числом, и т. д.

Таким образом, после окончания m-го цикла, во время которого результирующее число из РС б записывается в РС 5 и суммируется с имеющимся там числом, в РС> 5 образуется число, пропорциональное сумме одинарного, двойного и т. д., вплоть до m-го интеграла от величины рассогласования. Пропорционально этому числу на выходе преобразователя кодчастота образуется частота сигнала оценки, который поступает на смеситель. Выбирая заранее соответствующие коэффициенты передачи реверсивных счетчиков 5 — 8, можно реализовать любую следящую систему с астатизмом пг-го порядка.

После вхождения системы в режим слежения логический блок отключает реверсивный счетчик, оценивающий высшую из измеряемых производных отслеживаемого параметра 1 (/) при снижении выходной величины этого счетчика до нижнего порога ПУ, либо оставляет структуру следящей системы постоянной при выходной величине этого счетчика выше нижнего, но ниже верхнего порога, либо подключает дополнительный (следующий) счетчик при превышении выходной величины указанного выше счетчика верхнего порога 11У.

Сигналы с выходов ревсрсивных счетчиков непрерывно анализируются на соответствие пороговым уровням с помощью пороговых устройств 12 — 14, которые выдают два сш нала: нижний и верхний порог. 11рн отсутствии сигналов о превышении нижнего порога производится отключение интеграторов, начиная с пг-ro, сигналом с выхода логического элемента «НЕ» 28, который устанавливает триггер 18 коммутации в нулевое состояние, запрещая тем самым прохождение информации на РС„, i. Отключение РС„, производится только после отключения PC„,.

Для отключения второго реверсивного счетчика б на схему «И» 24 должны быгь поданы разрешения со всех пороговых устройств; прн этом все реверсивные счетчики, начиная с 3-го по пг-ный, уже отключены через соответствующие схемы «И». При достижении заданного уровня пороговые устройства фиксируют превышение нижнего порога, снимая тем самым выходной сигнал с логических элементов «И»; состояние триггеров коммутации 16 — 18 при этом пе изменяется. При дальнейшем увеличении уровня с выхода дискриминатора, когда появляется сигнал «Верхний порог», через элементы «ИЛИ» 19, 20 производится установка в единое состояние триггеров 1б, 17 коммутации, которые открывают соответствующие ключи 9, 10 и включают тем самым интеграторы в работу; при этом и-ый интегратор (РС) включается только при наличии выходного сигнала с ПУ ь

Таким образом обеспечивается непрерывная автоматическая коммутация интеграторов для согласования структуры системы с динамикой входного сигнала, реальный закон изменения которого в общем случае заранее не известен и на интервале времени Т, равном памяти системы, аппроксимируется полиномом пг — 1 степени: — i

j, (1) g j.(i) i =-г где Ц > — производная функция, т — 1 — число членов ряда.

Предмет изобретения

Цифровая следящая система, содержащая и реверсивных счетчиков, первые входы которых объединены и через последовательно соединенные цифровой дискриминатор, усилитель промежуточной частоты, смеситель и преобразователь код-частота, соединены с выходом первого реверсивного счетчика, отличагоигаяся тем, что, с целью повышепня точности отслеживания и измерения параметра отсле>кнваемого сш.нала, она дополнительно содержит логический блок, пг — 1 пороговых устройств н m — 1 ключей, выход и первый вход которых соединены соответственно со вторым входом предыдущего и первым выходом последующего реверсивного счетчика, а второй вход соединен с соответствующим выходом логического блока, входы которого соединены с соответствующими выходами соответствующих пороговых устройств, входы которых связаны со вторыми выходами соответствующих реверснвных счет шков, исключая первый, 328430

I

I

I

1 !

I !

Состя ватель В. Лукашин

Тсхрсд Л. Евдонов

1;оррскгор T. Китаева

I c,ðêòîð A. Ьатыгин

Типография, пр. Сапунова, 2

Заказ 550/14 Изд. № 206 Тираж 448 Подписное

LIIIHHHH Комитета по делам изобретений и открытий грп Совете Мшшстров СССР

Москва, Ж-35, Раушская наб., д. 4/5