Патент ссср 331392

 

ОПИСАНИЕ 33!392

ИЗОБРЕТЕН ИЯ

Саюз Севетеииа

Свциалиетичввииа

Реввубцяв

К АВТОРСНОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства №вЂ”

Заявлено 10.IХ.1970 (№ 1474429/18-24) М.Кл. G 06f 15/46 с присоединением заявки №вЂ”

aowmn пв делаю иввврвтвиий и атирытий ври Свввтв Иииивтрав

CCCP

Приоритет—

Опубликовано 07 111.19?2. Бюллетень ¹ 9

Дата опубликования олисанпя 13.IV.1972

УДК 658.562 (088.8) CeCOeÇ

Авторы изобретения

М. М. Владимирский и И. А. Лептух

Заявитель

УСТРОЙСТВО ДЛЯ УМЕНЬШЕНИЯ ПОГРЕШНОСТИ

ПРИ ПОДСЧЕТЕ ОШИБОК И ВЛИЯНИЯ ЦИКЛОВЫХ

СБОЕВ НА РЕЗУЛЬТАТ ИЗМЕРЕНИЯ ДОСТОВЕРНОСТИ

КАНАЛА САМОФАЗИРУ1ОЩИМСЯ ПРИБОРОМ

Изобрете ше относится к приборам измерения достоверности в каналах связи систем передачи данных.

Известные приборы для измерения достоверности каналов связи можно разделить на две группы: приборы, содержащие эталонный датчик и устройство циклового фазирования, и автоматически фазирующиеся приборы, проверяющие входйую информацию только на рекуррентность.

Приборы первой группы требуют при реализации дополнительных затрат для обеспечения уверенности в цикловой синфазности принимаемого и эталонного тест-сигналов.

Приборы второй группы значительно проще, но вносят плюсовую погрешность в результате измерения тем большую, чем короче пораженные интервалы.

При этом,и те и другие приборы не в состоя- . нии отличить ошибки, возникающие в канале связи от ошибок из-за циклового расфазирования.

Цель изобретения — создание устройства, совместная работа которого с прибором второй группы позволяет уменьшить погрешность измерения достоверности, возникающую в результате расфазирования, с одновременным уменьшением смещений оценок.

Это достигается тем, что предлагаемое устройство подключает самофазирующийся при2 бор к счетчику ошибок ровно через К тактов (где К вЂ” разрядность рагистра рекуррентной последовательности) после появления первой и отключает его не ранее, чем через К тактов после появления последней ошибки пачки.

Поэтому ошибки, возникающие на входе самофазирующегося прибора в результате циклового сбоя, не попадают на вход счетчика ошибок, в то время как ошибки, появляющиеся

10 в исследуемом канале, обязательно будут подсчитаны.

Это объясняется тем, что ошибки, образующиеся на выходе компаратора самофазирующегося прибора в результате циклового сбоя, 15 вызывают перефазирование прибора, которое . заканчивается не позднее, чем через К тактов, в то время как ошибки, возникающие в канале связи, обязательно появляются на выходе компаратора через К+1 такт. Одновременно уст20 раняется смещение оценки канала благодаря исключению первых К символов пачки и подсчета К последних, выделяющихся в процессе восстановления цикловой синфазности.

На чертеже показана функциональная схема

25 предлагаемого устройства.

В качестве примера рассматривается случай, когда канал связи исследуется рекуррентной последовательностью длиной 2т — 1 символов.

30 Схема содержит: триггер Тг включения уст331392 ройства при поступлении íà его вход пачки ошибок; триггер Тг2 определения состояния канала связи; счетные триггеры Тгз, Тг4 и Тг;, образующие схему задержки подключения.

Емкость схемы задержки С должна удовлетворять неравенству С) К+1; схему И3 совпадения (ключ) трансляции сигналов с входа устройства на его выход; элементы И... H>, И * ° управления схемой задержки (И., И3 — схемы совпадения; И ° — инвертор); схему И4 совпа- 10 дения, сбрасывающую триггер включения; схемы И; и Н совпадения для запуска и сброса триггера Тг .

В исходном состоянии все триггеры схемы находятся в состоянии «0», что соотвегствует 15 открытому состоянию транзисторов правых плеч. Тактовая частота не поступает на вход схемы задержки, так как инвертированный сигнал со схемы И отключает схему Н>. Сигналы со входа не попадают на выход устройст- 20 ва, так как схема И3 выключена сигналом с выхода триггера Тг2.

При поступлении сигнала «ошибка» на вход устройства триггер Тг1 переходит в состояние

«1», подготавливая опрокидывание триггера 25

Тг2 через схему Н5 совпадения. Одновременно через схему И2 совпадения снимается запрет на прохождение тактовой частоты F на вход схемы задержки (триггеры Т㫠— Тг-,) . Схема задержки выхсдит из исходного состояния, 30 подтверждая снятие запрета па прохождение тактов.

После К тактов (в данном сл уч ас К =- 7) через схему Н совпадения опрокидывается триггер Тг2, разрешая прохождение ошибок па вы.ход устройства и окончательно снимая запрет на тактовую частоту со схемы задержки.

В следующем периоде частоты Fi через схему

И4 совпадения триггер Tei сбрасывается в исходное состояние и, если в течение последую- 40 щих К тактов на выходе устройства не появится хотя бы одна ошибка, триггер Тг2 через схему Иб совпадения переходит в исходное состояние. Выход устройства отключ ается от его входа (выключается схема И1 совпадения), восстанавливается блокировка тактовой частоты, и устройство переходит в исходное состояние.

Если же в промежутке между сбросами триггеров Тг и Тгг на выходе устройства появится хотя бы одна ошибка, триггер Тг> вновь переходит в состояние «1», препятствуя сбросу триггера Тг2, и процесс повторяется вплоть до окончания пачки ошибок на входе устройства.

Предмет изобретения

Устройство для уменьшения погрешности при подсчете ошибок и влияния цикловых сбоев на результат измерения достоверности канала самофазирующимся прибором, содержащее триггеры, схемы совпадения и инвертор, отлича ощесся тем. что, с целью устранения регистрации ошибок, вызванных сбоями устройства, и исключения размножения ошиоок, первый вход устройства подсоединен к входу первой схемы совпадения, к одному из входов второй схемы совпадения и входу первого триггера, второй вход устройства подсоединен к третьей схеме совпадения, выход которой соединен со входом трехразрядного триггерного счетчика. выходы разрядов которого подсоединены к -оответствующим входам второй, четвертой, пятой и шестой схем совпадения, а выход второй схемы совпадения через инвертор подсоединен к третьей схеме совпадения, выход четвертой схемы совпадения подсоединен к второму входу первого триггера, выходы которого соответственно подсоединены к пятой и шестой схемам совпадения, вы.ход пятой схемы совпадения подсоединен к входу второго триггера, а второй вход второго триггера соединен с выходом шестой схемы совпадения, выходы второго триггера соединены с второй схемой совпадения и вторым входом первой схемы совпадения, выход которой подсоединен к выходной клемме устройства.

331392

Со" тавятель И. Василенков

Текред Л. Евдонов

Редактор И. Грузова

Корректор Е. Михеева

Областная типография Костромского управления по печати

Заказ 1458 Изд, № 303 Тираж 473 Подписное

ЦНИИПИ Комитета llo делам изобретений и открытий при Совете Министров СССР

Москва, Ж.-35, Раушская наб., д. 4/5