Устройство для контроля преобразователя угол-код

 

) !

Союз Советских

Социалистимеских

Реслублик

ОП ИСАНИ Е

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ » 47744!5 (61) Зависимое от авт. свидетельства— (22) Заявлено 23.01.74 (21) 1992903/18-24 с присоединением заявки №вЂ” (32) Приоритет—

Опубликовано 15.07.75. Бюллетень № 26

Дата опубликования описания 09.03.76 (51) М. Кл. G 08с 25/04

Гасударственный комитет

Совете Министров СССР оо девам изобретений н открытий (53) УДК 681.176 (088.8) (72) Авторы изобретения

B. Г. Домрачев и Б. С. Мейко (71) Заявитель (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПРЕОБРАЗОВАТЕЛЯ

УГОЛ вЂ” КОД.

Устройство относится к области автоматики и вычислительной техники и предназначено для автоматического измерения полной погрешности преобразователя угол-код.

Известны устройства для контроля преобразователяя угол-,код.

Изветны устройства для контроля преобразователя угол-код, содержащие приводной механизм, кинематически связанный с преобразователем угол-код, подключенным к дешифратору нулевого кванта, блок эталонных сигналов, соединенный с первым входом первого ключа, блок формирования ошибки квантов, подключенный к первому входу второго ключа и к первым входам двух схем «И», схемы задержки, триггеры, ключи схемы «И» и дифференцирующие цепи.

Их недостаток состоит в том, что они не позволяют измерить полную погрешность преобразователей угол-код, а обеспечивают измерение лишь погрешности воспроизведения уровней квантования.

Целью изобретения является автоматическое измерение полной погрешности преобразователей угол-код, Поставленная цель достигается тем, что в устройство введены сумматоры, делитель, блок памяти, схемы «НЕ», схемы «ИЛИ», инвертор и блок воспроизведения, причем выход преобразователя угол-код соединен со

2 входом блока формирования ошибки квантов и с первым входом третьей схемы «И», второй вход которой соединен с выходом первой схемы «НЕ», а выход третьей схемы «И» подключен к первому входу первого триггера, второй вход которого подключен к выходу первой схемы «ИЛИ», первый вход которой соединен одновременно со входами первой и второй схем «НЕ», с выходом дептифратора

IO нулевого кванта, со входом первой схемы задержки и со вторым входом первой схемы «И», выход которой подключен к первому входу второй схемы «ИЛИ», второй вход которой через блок памяти подключен к выхо16 ду второй схемы «И», второй вход которой соединен с выходом второй схемы «НЕ»; выход первой схемы задержки через второй триггер соединен с первым входом четвертой схемы «И», выход которой подключен ко вто20 рым входам первого и второго ключей, а второй вход четвертой схемы «И» подключен ко входу дифференцирующей цепи и к первому выходу первого триггера, второй выход которого подключен к первым входам третьего и четвертого ключей, выходы которых через первый сумматор соединены с первым входом делителя, второй вход которого через второй сумматор подключен к выходам первого и второго ключей, второй вход третьето з0 ключа подключен к выходу второй схемы

477445

«ИЛИ», второй вход четвертого ключа через инвертор подключен к выходу блока эталонных сигналов, выход дифференцирующей цепи подключен к цепочке последовательно соединенных второй, третьей, четвертой и пятой схем задержки, выход последней из которых подключен ко второму входу первой схемы

«ИЛИ», а выходы каждой схемы задержки подключены к первым входам соответствующих пятого, шестого и седьмого ключей, вторые входы которых подключены к выходам делителя, а выходы ключей подключены к блоку воспроизведения.

На фиг, 1 приведена функциональная схема устройства; на фиг. 2 показаны составляющие полной погрешности преобразователя угол-код.

Вал испытуемого преобразователя уголкод 1 соединен с приводным механизмом 2.

К преобразователю угол-код подключены блок 3 формирования ошибки квантов, дешифратор 4 нулевого кванта и вход схемы «И» 5.

Выход дешифратора нулевого кванта соединен через схему задержки 6 со входом триггера 7, выход которого подключен ко входу схемы «И» 8; через схему «НЕ» 9 — со входом схемы «И» 5, выход которой подключен ко второму входу триггера 10; через схему «ИЛИ» 11 — с первым входом триггера 10; через схему «НЕ» 12 — со входом схемы «И»

13 и непосредственно со входом схемы «И» 14.

Выход блока 3 формирования ошибки квантов подключен через схему «И» 13 ко входу блока памяти 15, выход которого через схему «ИЛИ» 16 и далее ключ 17 соединен со входом сумматора 18; через схему «И» 14— ко входу схемы «ИЛИ» 16 и через ключ 19— ко входу сумматора 20. Выход блока 21 эталонных сигналов соединен через инвертор 22 и ключ 23 со входом сумматора 18 и через ключ 24 — со входом сумматора 20. Выходы сумматоров 18 и 20 подключены ко входам делителя 25, выходы которого через соответствующие ключи 26 соединены с блоком воспроизведения 27.

Первый выход триггера 10 подключен ко входам ключей 17 и 23. Второй выход триггера 10 соединен через схему «И» 8 со входами ключей 19 и 24 и через дифференцирующую цепь 28 — со входом последовательно включенных схем задержки 29, выходы которых за исключением последней подключены ко входам соответствующих ключей 26, а выход последней задержки — ко входу схемы

«ИЛИ» 11. Назначение отдельных элементов схемы поясняется при рассмотрении работы устройства.

Преобразователь угол-код 1 (фиг. ) приводится во вращение приводным механизмом 2, в результате чего происходит смена его кодов. Схема начинает функционировать в тот момент, когда во всех разрядах кода формируются «нули», что фиксируется посредством дешифратора, 4 нулевого кванта.

10

25, названная выше ошибка не попадает в блок

4

Появляющийся на его выходе сигнал с задержкой, определяемой действием схемы задержки 6, перебрасывает триггер 7 в такое состояние, при котором создаются условия для срабатывания схемы «И» 8. До момента подачи сигнала на вход схемы «И» 8 сигнал на ее выходе отсутствует; хотя в исходном состоянии триггера 10 на другой вход схемы «И» 8 подается высокий потенциал. Схема задержки 6 необходима для того, чтобы исключить ложное срабатывание устройства в момент начала его функционирования за счет конечного времени срабатывания элементов 11,и 10.

При достижении преобразователем уголкод 1 углового положения, соответствующего появлению нулевого кванта, с помощью блока 3 формирования ошибки квантов измеряется ошибка воспроизведения этого кванта, которая в виде сигнала, несущего информацию о величине и знаке ошибки, подается на входы схем «И» 13, 14 и ключа 19. Так как имеет место сигнал на выходе дешифратора 4 нулевого кванта, схема «И» 13 заперта, и памяти 15. Схема «И» 14 открыта, и измеренная ошибка через схему «ИЛИ» 16 подается на вход ключа 17.

В момент срабатывания дешифратора 4 нулевого кванта через схему «ИЛИ» 11 подается сигнал на первый вход триггера 10.

При этом схема «И» 5 закрыта, поскольку ее второй вход подключен через схему

«НЕ» 9. В результате срабатывания триггера 10 подаются сигналы на входы ключей 17 и 23.

Блок 21 эталонных сигналов постоянно формирует на своем выходе сигнал, соответствующий по величине половине расчетного кванта — (фиг. 2) испытуемого преобразоваД

2 теля угол-код. Это соответствует ошибке квантования, при условии ее деления на 2, Введение деления ошибки означает, что при измерении полной погрешности преобразователя угол-код в каждом кванте в начале кванта должна быть учтена ошибка квантования, равная, а в конце кванта, равная

Д

+ —. Задачу изменения знака этой ошибки (7

2 выполняет инвертор 22. Таким образом, в момент начала измерения искомой погрешности для .нулевого кванта, преобразователя уголкод с выхода инвертора 22, вводится сигнал, соответствующий ошибке квантования, через открытый ключ 23 в сумматор 18. Одновременно через открытый ключ 17 в него .вводится сигнал с выхода схемы «ИЛИ» 16, соответствующий ошибке воспроизведения нулевого кванта, которая формируется, как было сказано выше, посредством блока 3 формирования ошибки квантов. Сигнал на выходе сумматора 18 соответствует сумме

377445

5 обоих сигналов и подается на вход делителя 25 и запоминается.

На фиг. 2 на оси угла поворота вала преобразователя угол-код точками а, b, с, ..., обозначены расчетные моменты смены кода, отстоящие друг от друга на q. Точка ао, bo, соответствуют серединам квантов, и при условии деления ошибки квантования ее величина в этих точках равна нулю. При изменении угла р внутри каждого кванта ошибка ч квантования изменяется от — — дс—

2 2

3а счет ошибки воспроизведения уровней квантования точки а, b, с,,... фактически не являются границами квантов. Для начала нулевого кванта, что соответствует точка а, имеет место, например, положительная ошибка воспроизведения уровня а 1,, за счет чего нулевой квант сужается. Тогда координата начала этого кванта относительно точки ао равна (— — +е, ) и характеризуется соот2

Д ветствующим сигналом на выходе сумматора 18 (фиг. 1).

По мере изменения углового положения вала преобразователя угол код 1 наступает момент, когда нулевой квант заканчивается и начинается следующий, в данном случае первый квант. При этом исчезает сигнал на выходе дешифратора 4, нулевого кванта, и за счет открытия схемы «И» 5 подается сигнал с выхода преобразователя угол-код на второй вход триггера 10. В результате этого сигнал с его второго выхода через открытую схему «И» 8 подается на входы ключей 19 и

24. Открытие последних обеспечивает подачу на входы сумматора 20 сигнала с блока 21, эталонных сигналов, соответствующего ошибке квантования + —, и сигнала с блока 3, О

2 формирования ошибки квантов, пропорционального ошибке воспроизведения конца нулевого или начала первого квантов. Сигнал на выходе сумматора 20 соответствует алгебраической сумме этих сигналов и подается на другой вход делителя 25.

На фиг. 2 ошибка воспроизведения конца нулевого кванта b отрицательна и равна — e . Это аналогично случаю для начала кванта и приводит к дальнейшему уменьшению нулевого кванта. Отсюда координата конца этого кванта относительно точки а равна — — е . Она характеризуется соотД

2 ветствующим сигналом на выходе сумматора 20.

Учитывая, что все сигналы, соответствующие нулевому кванту, были получены относительно одной координаты ао, сигнал делителя 25 соответствует величине реального нулевого кванта преобразователя угол-код q

Сигнал, появившийся на втором выходе триггера 10, дифференцируется дифференцирующей цепью 28 и поступает на вход схем задержки 29. С их выходов, кроме последней

6 схемы, импульсы подаются на входы соответствующих ключей 26, через которые в течение их открытого состояния с выходов делителя 25, подаются сигналы на блок воспроизведения 27. Делитель 25 устроен таким образом, что обеспечивает деление введенного в него сигнала, соответствующего реальному, в данном случае нулевому q, кванту, на одинаковое число уровней.

Каждый уровень относительно исходного уровня, соответствующего, например, координате ао (фиг, 2), характеризует полную погрешность испытуемого преобразователя уголкод е„; внутри кванта. Необходимое число уровней определяется требуемой точностью измерения. В рассмотренном примере (фиг. 2) квант д„разделен на четыре равные части.

Длительность импульса на выходе дифференцирующей цепи 28 выбирается такой, чтобы за время его действия сигнал с соответствующего выхода делителя 25 был воспроизведен блоком 27.

Время задержки каждой из схем задержки 29 выбирается, большим длительности импульса с выхода дифференцирующей цепи 28 с тем, чтобы открытие ключей 26 происходило поочередно без взаимного перекрытия. Последняя из схем задержки 29 имеет задержку, обеспечивающую дальнейшую работу схемы лишь после восприятия блоком воспроизведения 27 всей необходимой информации с делителя 25, На этом измерения искомой погрешности для нулевого кванта заканчиваются.

Измерения для следующего — первого кванта — начинаются с подачи импульса с выхода последней схемы задержки 29 на вход схемы «И,ЧИ» 11.

При этом изменяет свое состояние триггер 10, в результате чего ключи 19 и 24 закрываются, а ключи 17 и 23 открываются вновь. Поскольку в момент окончания нулевого или начала первого квантов пропадает сигнал на выходе дешифратора 4 нулевого кванта, сигнал, соответствующий ошибке воспроизведения границы нулевого и первого квантов, с выхода блока 3 формирования ошибки квантов через открытую схему «И» 13 подается в блок памяти 15. Поэтому в сумматоре 18 в момент открытия ключей 17 и 23 алгебраически складываются сигналы с выхода инвертора 22 и блока памяти 15, то есть на вход делителя подается сигнал, соответствующий — —" — еь

Далее по мере изменения углового положения вала преобразователя угол-код 1 происходит смена первого кванта на второй.

При этом триггер 10 сигналом с выхода схемы «И» 5 перебрасывается в новое состояние, обеспечивающее формирование сигнала на другом входе делителя 25 в описанной выше последовательности. В дальнейшем измерения искомой погрешности осуществляются от кванта к кванту аналогичным образом.

477445

Предмет изобретения

Устройство для контроля преобразователя угол-код, содержащее приводной механизм, кинематически связанный с преобразователем угол-код, подключенным к дешифратору нулевого кванта, блок эталонных сигналов, соединенный с первым входом первого ключа, блок формирования ошибки квантов, подключенный к первому входу второго ключа и к первым входам двух схем «И», схемы задержки, триггеры, ключи, схемы «И» и дифференцирующие цепи, отличающееся тем, что, с целью повышения точности работы устройства, в него введены сумматоры, делитель, блок памяти, схемы «НЕ», схемы «ИЛИ», инвертор и блок воспроизведения, причем выход преобразователя угол-код соединен со входом блока формирования ошибки квантов и с первым входом третьей схемы «И», второй вход которой соединен с выходом первой схемы

«НЕ»,,а выход третьей схемы «И» подключен к,первому входу ле р вого триггера, второй вход которого по дключен к выходу первой схемы «ИЛИ», первый вход, которой соединен одновременно со входами первой и второй схем «НЕ», с выходом дешифратора нулевого кванта, со входом первой схемы задержки и со вторым входом первой схемы «И», выход которой подключен к первому входу второй схемы «ИЛИ», вто8 рой вход которой через блок памяти подключен к выходу второй схемы «И», второй вход которой соединен с выходом второй схемы

«НЕ», выход первой схемы задержки через второй триггер соединен с первым входом четвертой схемы «И», выход которой подключен ко вторым входам первого и второго ключей, а второй вход четвертой схемы «И» подключен ко входу дифференцирующей цепи

10 и к первому выходу первого триггера, второй выход которого подключен к первым входам третьего и четвертого ключей, выходы которых через первый сумматор соединены с первым входом делителя, второй вход которого

15 через второй сумматор подключен к выходам первого и второго ключей, второй вход третьего ключа подключен к выходу второй схемы «ИЛИ», второй вход четвертого ключа через инвертор подключен к выходу блока эталон20 ных сигналов, выход дифференцирующей цепи подключен к цепочке последовательно соединенных второй, третьей, четвертой и пятой схем задержки, выход последней из которых подключен ко второму входу первой схемы

«ИЛИ», а выходы каждой схемы задержки подключены к первым входам соответствующих пятого, шестого и седьмого ключей, вторые входы которых подключены к выходам делителя, а выходы ключей подключены к зО блоку воспроизведения.

477445

Р 2

Составитель И, Загорбинина

Техред М. Семенов

Корректор Е. Рожкова

Редактор Б. Нанкина

МОТ, Загорский филиал

Заказ 7690 Изд. № 1659 Тираж 679 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5