Усилитель считывания
3378I9
0AИСАНИЕ
ИЗО6РЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Союз Советских
Социалистических
Республик
Зависимое от авт. свидетельства №
Заявлено ОЗ.VII.1970 (№ 1457968/18-24) с присоединением заявки №
Приоритет
Опубликовано 05.Ч.1972. Бюллетень № 15
Дата опубликования описания 6.VI.1972
М. Кл. б llc 7/06
Комитет по делам иаобретений и открытий при Совете Министров
СССР
УДК 681.327.12(088.8) Авторы изобретения
Л. М. Блюмберг и Е. Б. Нусинов
Заявитель
УСИЛИТЕЛЬ СЧИТЫВАНИЯ
Изобретение относится к области вычислительной техники.
Известен дифференциальный усилитель считыва|ния, выполненный по каскадной схеме, в которой для уменьшения влияния емкости Ск коллектор-база транзисторов на входную дифференциальную емкость усилителя, т, е. для увеличения полосы пропускания усилителя, используется экранирующее действие дополнительных транзисторов в коллекторных цепях основных транзисторов. Однако такая схема для уменьшения входной емкости не пригодна при использовании низковольтных источников для питания усилителей.
Цель изобретения состоит в создании схемы дифференциального усилителя считывания, позволяющей уменьшить напряжение источника питания коллекторных цепей, не увеличивая влияния емкости коллектор-база транзисторов на входную дифференциальную емкость и не требующей источников питания более высоковольтных, чем для некаскадных усилителей.
Сущность изобретения состоит в том, что дополнительные коллекторные транзисторы включены таким образом, что вместо их экранирующего действия используется их компенсирующее действие.
На чертеже приведена принципиальная схема предлагаемого усилителя считывания.
Дополнительные транзисторы 1 и 2 включены таким образом, что их коллекторы соединены соответственно с коллекторами основных транзисторов 8 и 4, а базы включены пе5 рекрестно, т, е. база транзистора 1 соединена с базой транзистора 4, а база транзистора 2— с базой транзистора 8. Такое включение транзисторов 1 и 2 позволяет устранить влияние емкостей коллектор-база транзисторов 8 и 4, 10 используя их не как экранирующие, а как компенсирующие. Это объясняется тем, что напряжение с коллектора транзистора 8 проходит на базу транзистора 4 через емкость коллектор-база транзистора 1 в противофазе
15 напряжению, проходящему с коллектора транзистора 4 на его базу через емкость коллектор-база транзистора 4. Аналогичино, благодаря транзистору 2, компенсируется напряжение, проходящее с коллектора на базу тран20 зпстора 8. Использование для такой компенсации транзисторов, а не емкостей позволяет более точно скомпенсировать влияние емкостей Ск транзисторов 8и4,,так как для компенсации используются те же переходы тран25 зисторов 1 и 2, что и у входных транзисторов
8 и 4 и при том же напряжении.
Транзисторы 1 и 2 подключены к раздельным источникам токов, 1, и 1а. Величины этих
30 токов могут принимать любые значения, в ча337819
Составитель С. Белан
Корректор Л. Орлова
Редактор Е. Гончар
Техред Л. Богданова
Заказ 1541/14 Изд. № 682 Тираж 448 Подписное
ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР
Москва, Ж-35, Раушская наб., д. 4/5
Типография, пр. Сапунова, 2 стности, нулевые, т. е. транзисторы могут быть отключены от источников токов.
Предлагаемое включение дополнительных транзисторов 1 и 2 не требует дополнительного напряжения для них по сравнению с некаскад ной схемой и позволяет использовать низковольтные источники питания.
Предмет изобретения
Усилитель считывания на транзисторах для запоминающих устройств, содержащий дифференциальный усилитель постоянного тока с дополнительными транзисторами в цепях коллекторов транзисторов входного каскада, отличаюи1ийся тем, что, с целью уменьшения потребляемой мощности, коллекторы транзи5 сторов входного каскада соединены с коллекторами дополнительных транзисторов, база первого входного транзистора соединена с базой второго дополнительного транзистора и база второго входного транзистора соединена
10 с базой первого дополнительного транзистора, а эмиттеры дополнительных транзисторов подключены к источникам тока.
