Усилитель считывания для запоминающего устройства с п- секционной обмоткой считывания
ОП И
ИЗОБ
К АВТОРСК п1 447752
Союз Советских
Социалистических
Республик (61) Зависимое от (22) Заявлено 10.1 с присоединен (32) Приоритет
Опубликовано 25.1
Дата опубликован (51) М. Кл. G llc 7/00
Государственный комитет
Совета Министров СССР па делам изобретений и открытий (53) УДК 628.327.66 (088.8) (72) Автор изобретения
Г. Г. Кашко (71) Заявитель
Киевский ордена Трудового Красного Знамени завод электронных вычислительных и управляющих машин (54) УСИЛИТЕЛЬ СЧИТЫВАНИЯ ДЛЯ ЗАПОМИНАЮЩЕГО
УСТРОЙСТВА С и-СЕКЦИОННОЙ ОБМОТКОЙ СЧИТЫВАНИЯ
Изобретение относится к импульсной технике и касается запоминающих устройств.
Известен усилитель считывания выходных сигналов запоминающего устройства с и-секционной обмоткой считывания, содержащий линейный дифференциальный усилитель с и коммутируемыми параметрами входных транзисторов, управляющие входы которого соединены с управляющими шинами, выходы дифференциального усилителя подключены к входам амплитудного дискриминатора и входу усилителя.
Однако на выходе дифференциального усилителя при коммутировании пар входных транзисторов возникают пьедесталы, равные по амплитуде усиленной разности прямых падений напряжений база — эмиттер транзисторов коммутируемых пар.
Предлагаемый усилитель отличается от известных тем, что он содержит дополнительный дифференциальный усилитель, входы которого через и цепей, каждая из которых выполнена из последовательно включенных резистора и ключевого элемента, соединены с
Шиной нулевого потенциала, причем управляющие входы ключевых элес ".нтов соединены с соответствующими управляющими шинами, а выходы дополнительного дифференциального усилителя соединены с соответствующими входами амплитудного дискриминатора.
Это позволяет существенно повысить точность работы усилителя.
На чертеже показана принципиальная схема предлагаемого усилителя.
5 Усилитель считывания содержит линейный дифференциальный усилитель 1, например, с тремя коммутируемыми парами входных транзисторов, амплитудный дискриминатор 2, усилитель 3, дополнительный дифференциальный
10 усилитель 4, входы 5 и 6 которого соединены с шиной нулевого потенциала через три цепи, каждая из которых выполнена из последовательно включенных резисторов 7 — 9 и ключевых элементов 10 — 12.
15 Управляющие входы линейного дифференциального усилителя и входы ключевых элементов соединены с соответствующими управляющими шинами 13 — 15, а выходы 16 и 17 линейного дифференциального усилителя 1 и
20 выходы 18, 19 дополнительного дифференциального усилителя 4 соединены с соответствующими входами амплитудного дискриминатора 2.
Коммутирование пар входных транзисторов
25 приводит к возникновению пьедесталов на входах 16 и 17 амплитудного дискриминатора, а на его другие соответствующие входы
18 и 19 подаются компенсирующие импульсы той же полярности и амплитуды, формируеЗ0 мые дополнительным дифференциальным уси447752
Предмет изобретения
1 Г (е ) ф
1 ) <
| !
5 г1
I
I!
I ! -1
Г! !
I !!
1 ь
Составитель Г. Кашко
Текред М, Семенов
Корректоры; В. Петрова и О. Дании::е::;;
Ре;актор О. Стенина
Заказ 973/17 Изд. № 476 Тираж 591 Подписи о:
ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий
Москва, K-35, Раушская наб., д. 4/5
Типография, пр. Сапунова, 2 лителем при коммутировании соответствующих ключевых элементов. При этом смещение на базах относительно эмиттеров транзисторов амплитудного дискриминатора и, следовательно, уровень отсчета усиливасмых вы- 5 ходных сигналов запоминающего устройства остается неизменным.
Усилитель считывания для запоминающего устройства с и-секционной обмоткой считывания, содержащий линейный дифференциальный усилитель с и коммутируемыми парами входных транзисторов, управляюпtиe входы 15 которого соединены с управляющими шинами, выходы дифференциального усилителя подключены к входам амплитудного дискри,:ипатора и входу усилителя, о т л и ч а юшийся тем, что, с целью повышения точности работы усилителя, устройство содержиг дополнительный дифференциальный усилитель, входы которого через и цепей, каждая из которых выполнена из последовательно включенных резистора и ключевого элемента, соединены с шиной нулевого потенциала, при1ем управляющие входы ключевых элементов соединены с соответствующими управляющими шинами, а выходы дополнительного дифференциального усилителя соединены с соответствующими входами амплитудного дискриминатора.
