Устройство для выбора по приоритету

 

ОП ИСА НИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №вЂ”

Заявлено 07.Х11.1970 (№ 1498382/18-24) с присоединением заявки №вЂ”

Приоритет—

Опубликовано 24.Ч.1972. Бюллетень № 17

Дата опубликования описания 28ХШ.1972

М Кт 6 06f 9/18

Комитет по делам изобретеиий и открытий при Совете Министров

СССР

УДК 681 326.3(33), (088.8) Автор изобретения

Я. М. Бакалейник

Специальное конструкторское бюро «Цветметавтоматика»

Заявитель

УСТРОЙСТВО ДЛЯ ВЫБОРА ПО ПРИОРИТЕТУ

Изобретение от носится к вычислительной технике и может быть иопользовано в цифровых вычислительных машинах и устройствах дискретной автоматики.

Устройство предназначено для выбора одного из регистро|в с параметрами, имеющими наибольшее отклонение текущего значения по абсолютной величине от параметров других регистров.

В известных устройствах используется схема сравнения IH вычитаюшее устройство.

Так, например, в ци фровых .вьочислительных машинах часто встречается задача поиска большего (или меньшего) числа. Эта задача решается путем выч ита ния в арифметическом устройстве машины.

Целью изобретения является упрощение устройства для выбора по приоритету и увеличе ние надежности его функционирования.

Принцип работы предложенного устройства для выбора по приоритету основан на поочередном сравнен|ни параметров регистров с параметром регистра, значение которого установлено заранее 1и увеличивается (или уменьшается, но в этом случае входы второго и всех последующих триггеров регистра блока сравнения подключены к правым коллекторам предыдущих триггеров) по абсолютной величине на единицу в каждом последующем цикле, при ненахождении приоритетного регистра в предыдущем цикле выбора.

Фу ннци ональная схема предлагаемого уcTройства представлена на чертеже. ь Схема содержит блок запуска, состоящий из мультнвибратора I, схем совпадения 2 и 8, триггера 4, инверторов 5 — 8; коммутатор 9, блок сравнения, состоящий пз переключателя 10 установки приоритетного параметра, lo шифратора 11, схем совпадения 12 — 17,..., h, 18, 19,... д, 20 21,..., f, 22, 28,..., 24, 25,..., l, 25,27,..., n,28,29,..., у, инверторов 80, 81,...,z, схем «ИЛИ вЂ” HE»

82, 88,..., i, схем «ИЛИ» 84, 85,..., lг, реги15 стра, выполненного, например, на триггерах

8б, 87, ..., x; выбираемые по приоритету регистр 1, регистр 2,..., регистр №

В исходном состоянии с нулевого выхода

20 коммутатора 9 на,вход ннвертора 7 поступает сипнал отрицательной полярности, который изменяется,на положительный при появлении на любом другом выходе коммутатора сигнала отрицательной полярности.

25 Выбор по пр иоритету осуществляется следующим образом.

При совпадении сигнала запроса (импульса) на выбор,приоритетного регистра и импульса с левого выхода мультивибратора 1 на

30 выходе схемы совпадения 2 появляется им339916 п льс, который через и нвертар 5 переключает триггер запуска 4, а через переключатель 10 установии приоритетного пара(метра и шиф ратор 11 переключает триггеры 86, 87,..., х регистра блока,сравнения, производя ввод значения приоритетного параметра, по которому будет выбираться приор итвтный регистр. С нулево го выхода, переключившегося триггера запуска 4 подготавливается по второму входу схвма совпадения 8, импульс .на выходе которой появится npm п риходе на ее первый вход импульса с правого, выхода мультивибратора 1. Импульс с выхода схемы совпадения 8 через инвертор 8 поступает на вход коммутатора 9 регистров, н на eI o первом выходе появляется и|мпульс, который поступает на схемы совпадения 22, 28,..., t u

26, благодаря чему значение параметра первого регистра поступает на схемы «ИЛИ—

НЕ»82,88,..., .

С выхода этих схем и мпульсы поступят на схемы совпадения 18, 19,..., q и через инверторы 80, 81,..., z на схемы сов падения

20, 21,..., /. С .выходов этих схем .совпадения импульсы через схвмы «ИЛИ» 84, 85,..., и поступают на вход схемы совпадения 12 разрядов.

При совпадении значения параметра опрашиваемого регистра с параметром регистра блока сравнения и им пульса с левого выхода мультивибратора на выходе схемы совпадения 12 разрядов появится импульс, который откроет схемы совпадения выдачи параметра выбра нного по приоритету рвги(стра 18, 14, 15, 16, 17,..., h и схемы совпадения выдачи номера (адреса),выбра н ного по приоритету регистра 26, 27,... п. Одновременно импульс с .выхода схемы со впадвни я 12 через инвертор

6 первклкяит триггер запуска 4 в исходное состояние. Первключи в шийся IB исходное состояние триггер 4 за кровт схему совпадения 8, и дальнейшая работа ком мутатора 9 прекращается. При несо впадении параметров сравниваемых регистров с параметрами 1рвгистра блока сравнения IB пер вам цикле, с последнего:выхода т коммутатора 9,на вход триггера

86 регистра блока сравнения приходит импульс, который увели чввает (или уменьшает) по абсолютной величине на единицу значение параметра репистра блока сравнения, а затем начинается новый цикл выбора, приоритетного регистра, и так продолжается до тех пор, пака не будет выбран приоритетный регистр

Предмет изобретения

Устройство для выбора по приоритету, содержащее коммутатор регистров, схемы совпадения, инверторы, схемы «ИЛИ вЂ” НЕ», «ИЛИ», мульви вибратор, триггер, пвреключатель установки приоритетного параметра, шифратор, регистры, отличающееся тем, что, с целью упрощения устройства, выход схемы

И совпадения, первый,вход которой подключен к первому выходу мультивибратора, а второй — ко вход|ной клемме, соединен через инвертор со,входом переключателя установки приоритетного параметра и со .входом тр игге|5 ра запуска, выходы переключателя подкл|очены ко,входам шифратора, выходы которого соединены с единич ными выходами регистра блока сра внения, нулевой выход триггера запуска под ключвн к первому входу схемы со20 впадения, второй вход которой подключен ко второму выходу мульти в1ибратора, а выход через инвертор саед инеи со входом коммутатора регистров, каждый выход которого од1ноимвн(но подключен к первым входам схем со25 впадения блошка сра внвния, вторые входы которых связаны с нулевыми выхода ми разрядов выбираемых регистров, выходы схем совпадения одно и|менных разрядов вы бираемых регистро в подключены ко входам схем

ЗО «ИЛИ вЂ” НЕ», выходы которых подключень к инверторам и к первым .входам cxeIM во впадения, вторые входы которых соединены с единичными выходами одноимвнных разрядов регистра блока сравнения, а выходы ин55 верта ров под ключены ко,вторым входам схем совпадения выдачи параметра выбранного регистра и к,перовым входам схем,со впадения, вторые входы которых связаны с нулевыми выходами одноименных |разрядов регистра

4о бло ка сраанвния, выходы схем совпадения каидога разряда блока сравнения через схемы «ИЛИ» подключены ко входам схемы совпадения раз|рядов .блока сравнения, другие входы которой соединены с первым выходом

45 мультивибратара и чврез ин вертор —,с нулеBbIIM выхо дом коммутатора, выход схемы совпадения разрядов подключен .ко .входу meвертора сброса трипгера запуска, к первым входам схем совпадения выдачи параметра

5О выбран иапо регистра и к первым .входам схем совпадения выдави номера выбранного регистра, вторые входы которых подключены к одноименным выходам коммутатора, последний .выход которого также подключен ко входу регистра блока сравнения.

339916

Составитель В. Орлова

Техред А. Камышникова

Корректор Е. Миронова

Редактор Б. Нанкина

Тип. Харьк. фил, пред. «Патент>

Заказ 265/110! Изд. № 765 Тираж 448 Подписное

LIHHHI1H Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Ж-35, Раушская наб., д. 4/5