Патент ссср 341039

 

Союз Советских

Социалистических

Республик

Комитет по делам изобретений и открытий ори Совете Министров

СССР

Автор изобретения к

В. Ф. Халчев

Институт автоматики и телемеханики (технической кибернетики) Заяьитель

УСТРОЙСТВО ДЛЯ ПОСТРОЕНИЯ ТЕСТА ПРОВЕРКИ

КОМБИНАЦИОННЫХ СХЕМ

Предлагаемое устройство относится к вычислительной технике.

Известны устройства для построения теста проверки комбинационных схем, содержащие модель проверяемой структуры, каждая ячейка которой включает в себя модель функционального элемента, генератор входных наборов схемы и Олок печати.

Предлагаемое устройство отличается от известных тем, что оно содержит управляемый распре делитель и схему индикации наличия чувствительного, пути до выходов схемы, а каждая ячейка модели проверяемой структуры имеет схему определения проверяющих наборов непр о веренных неисправностей элементов, блок памяти проверенных неисправностей элемента и схему имитации неисправностей элемента. При этом схема определения 1проверяющих наборов непроверенных неисправностей связана iso входам с входами ячейки,модели проверяемой структуры и выходами блока памяти проверенных неисправностей элемента и с входом управляемого распределитечя. Оощий вход модели проверяемой структуры и блока памяти связан с выходом схемы определения чувствительного!пути, а другой— с выходом управляемого распределителя, выходы всех блоков памяти проверенных неиспра вностей элемента соединены вместе и с выходом модели, проверяемой стру|ктуры. Входы схемы имитации неисправности элемента связаны с выходом модели функционального элемента и с выходом упра вляемого распределителя, входы модели проверяемой структуры — с выходами генератора входных наборов схемы, а выходы — со схемой определения чувствительного пути, Вход генератора входных наборов схемы связан с общим выходом модели;проверяемой структуры, а его выход — с входом управляемого распределителя, выход которого соединен с входом генератора входных наборов схемы ги с входом блока печати, который также подключен к входам и выходам модели и к выходу схемы определения чувствительного пути.

Это позволяет полностью автоматизировать процесс составления теста для комбинационной схемы.

На фиг. 1 представлена блок-схема устройства; на фиг. 2 — функциональная схема ячейки модели проверяемой структуры.

Схемы включают: модель 1 проверяемой структуры; блок 2 (генератор входных наборов схемы); управляемый распределитель 8, определитель 4 наличия чувствительного пути до выходов схемы; блок 5 печати; блок 6 (мо дель функционального элемента); определитель 7 проверяющих наборов неароверенЗО ных неисправностей элемента; блок 8 памяти

341039

3 проверенных неисправностей элемента; схему

9 имитации неисправности элемента.

Из ячеек в соответствии со структурой проверяемой схемы набирается ее модель 1. Блок б ячейки реализует логическую функцию моделируемого элемента. Для всех различимых между собой и еще непроверенных неисправностей элемента в олределителе 7 ячей|ки проверяется выполнимость условия проявления неисправности на выходе элемента. Сигнал на выходе а, появляется при выполнении хотя,бы одного из них. Блок 8 ячейки содержит р элементо в памяти (по числу различимых,между собой неисправностей элемента), которые срабатывают по сигналу С при выполнимости условия обнар|ужения неисправности по выходам схемы. Сигнал на выходе D появляется, когда все элементы;памяти ены. Схема 9 ячейки -нб м Ящц а yin вляющий сигнал

b; отсутствует о р уляет тождественное преобразование, а йри наличии сигнала ab„— функцию отрицания. Блок 2 обеспечивает задание в определенной последовательности (с помощью:генератора и д воичного счетчика импульсов) значений входным переменным схемы до появления сигнала на входе D или до заполнения счетчика, а также является генера.тором тактовых импульсо в для распре делителя 8.

Управляемый распределитель 8 импульсов состоит из ячеек (обшее число ячеек равно числу элементов проверяемой структуры N), на входах а; которых имеется сигнал, включающий i-þ ячейку в работу распределителя. В определителе 4 осуществляется, проверка наличия ч .вствительного пути,от выхода провег ряемого элемента до выходов схемы. Блок обеспечивает заспись тестовых наборонив и соответствующих значений выходов исправной схемы.

Устройство работает следующим образом, Блок 2 обеспечивает в определенной, последовательности подачу,на входы .модели (хь..., х„) наборов о „.где lг = 1, 2,..., 2". На каждом из таких наборов с помощью определителя 7 каждой ячейки модели выделяются те элементы проверяемой структуры, для которых выполняется хотя бы одно условие проя вления неисправности на выходе элемента для еще непроверенных неисправностей. Эти элементы с помощью управляемого рас пределителя 8 «становятся в очередь»,на предмет осуществления |поэлементной проверочки налин|ия чувствительного пути от выхода элемента до выходов схемы. Число элементов в

«очереди» может. быть от 0 до N.

Проверка наличия чувствительного пути для элемента q, осуществляется путем подачи сигнала из распределителя 8 .в схему имитации неисправности этого элемента (вход b„ячейки-модели). Определитель 4, .присоединенный к выходам, модели, фиксирует факт изменения хотя бы одной выходной переменной при имитации неисправности элемента q; и обеспечивает в этом случае включение по входу С эле5

4 ментов памяти тех неисправностей в блоке 8, проверяющие наборы которых сложились на входах элемента т ;. Таким образом неисправности считаются проверенными. B этом же случае определитель 4 дает сигнал на запись в блоке 5 данного входного набора как тестового набора, а распределитель 8 в конце своего цикла — сигнал па запись реакции исправной схемы на тестовой набор.

Если условие наличия чувствительного пути для элемента 1;, стоящего в «очереди», не выполняется, то сигнал С отсутствует и соответствующHe элементы па мяти в блоке 8 не включатся. В любом случае распределитель 8 в конце своего цикла обеопечи вает сигнал в,блок

2 для подачи очередного входного набора. Построение проверяюшего теста заканчивается, когда все элементы памяти в блоке 8 каждой ячейки модели оказываются включенными (т. е. появляется сигнал на выходе 0 модели), или же когда исчер паны все 2" возможных входных наборов схемы. Итак, рассмотренная выше про цедура, реализованная в устройстве, всегда заканчивается построением совокупности;входных наборов схемы, достаточной для проверки работоспособности схемы (когда установлены все те неисправности, которые возможно обнаружить путем подачи воздействий на внешние входы схемы и проверки реакций на них на внешних выходах, т. е. все существенные неисправности).

1-1еобходимость полного перебора значений входных переменных в общем случае существенно ограничивает размерность п роверяемых схем, для которых эффективно применение предлагаемого устройства. Так при тактовой частоте устройства равной 1 лга, число входов проверяемых схем пе должно быть более

30. Для самого неблагоприятного случая конфигурации схемы с 27 входами, содержащей

100 элементов, построение ее .проверяющего теста требует менее одного рабочего дня, учитывая время на набор и проверку модели схемы.

Время построения теста, а также сложность всего устройства могут быть существенно уменьшены в некоторых частных случаях конфигураций схем, базиса элементов и списка неисправностей.

Для проверки работоспособности схем без разветвлений, построенных на элементах «И», «ИЛИ», «ИЛИ-НЕ», «И-НЕ», при наличии единичных неисправностей типа «константы 0 или 1» на входах и выходах элементов достаточно построить тест относительно неисправностей тех входов элементов, которые являются входньгми пол1осами схемы. Согласно этому условию, нужно следующим образом набирать модель проверяемой структуры. Все ячейки модели проверяемой структуры, за исключением тех, хотя бы один вход которых является входным полюсом схемы, представляют собой только, модели функциональных элементов. Для первых же из этих элементов соста вляются условия проявления неисппа вно

341939 сти на выходе элемента относительно неисправностей только тех входов, которые служат входными полюсами схемы.

Для получения ароверяющего теста неизбыточной комбгнационной схемы произвольной конфигурации (без контуров обратной с вязи), построенной из элементов «И», «ИЛИ», «И-НЕ», «ИЛИ-НЕ», при наличии в схеме единичных неисправностей вирда «константа О или

1» на входах и выходах элементов достаточно 10 получить тест относительно неисправностей: входов элементов, являющихся входными полюсами схемы; входов элементов, соединенных с узлами разьспвления схемы.

На осно вании этого условия осущесгвляет- 15 ся набор модели проверяемой структуры, т. е. все ячейки модели, за исключением тех, хотя бы один вход которых подсоединен к входному полюсу или узлу разветвления, представляют собой только модели функциональных элемеп- 20 тов. Для всех остальных элементов список неисправностей каждо|го из них ограничен неисправностями только тех входов, которые подсоединены к входным полюсам или узлам разветвления схемы. 25

Предмет изобретения

Устройство для построения теста проверки 30 комбинационных схем, содержащее модель проверяемой структуры, каждая ячейка которой содержит модель функционального элемента, генератор входных на боров схемы и блок печати, отличаюцееся тем, что, с,целью 35 автоматизации процесса построения проверяющего теста комбинационных схем, оно содержит управляемый распределитель и схему индикации наличия чувствительного пути до выходов схемы, а каждая ячейка модели проверяемой структуры содержит схему опре деления проверяющих наборов непроверенных неисправностей элементов, блок памяти про варенных неисправностей элемента и схему имитации неисправностей элемента, .причем схема определения про веряю щих наборов непроверен ных неисправностей связана по входам с входа ми ячейки, модели проверяемой структуры и выходами блошка памяти лроверенных неисправностей элемента ы с входом управляемого распределителя; общий вход модели проверяемой структуры и блока памяти связан с выходом схемы определения чувствительного пути, а другой — с,выходом управляемого распределителя; выходы всех блоков памяти проверенных неисправностей элемента соединены вместе и с выходом модели проверяемой структуры; входы схемы имитации неисправности элемента связаны с выходом модели фуниционального элемента и с выходом управляемого ра с пределителя; входы мойделе проверяемой структуры с вязаны с выходами генератора входных наборов схемы, а выходы— со схемой определения чувствительного цути, вход генератора входных наборов схем с вязан с общинам выходом модели проверяемой структуры, а его выход — с входом управляемого распре делителя, выход которого соединен с входом тенератора входных наборов схемы и с:входом блока печати, который также подключен к входа|м и выходам модели и к выходу схемы определения чувствительного:пути.

341039 григ,.1

guz,.2

Составитель В. Богатырев

Техред T. Ускова

Редактор И. Грузова

Корректор А. Васильева

Типография, пр. Сапунова, 2

Заказ 1927/14 Изд. № 797 Тираж 448 Подписное

ЦНИИПИ Комитета по дслам изобретений и открытий при Совете Министров СССР

Москва, Ж-35, Раушская наб., д. 4/5