Плкйтно-ихшесйа*ьиб;1ио'^екаг. л. биланов

 

342297

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 28.Ч!1!.1970 (№ 1472197/26-9) с присоединением заявки №

Приоритет

Опубликовано 14.VI.1972. Бюллетень № 19

Дата опубликования описания 27Х11.1972

М. Кл. Н 03k 13/20

Комитет по делам изобретений и открытий при Совете Мииистров

СССР

УДК 681.325 (088.8) Автор изобретения оюанля

-> LXÔ×ÈÈ

ИО::=HA

Г. Л. Биланов

Заявитель

П РЕОБ РАЗО ВАТЕЛ Ь ЧАСТОТА — КОД

Изобретение относится к измерительной и вычислительной технике. Преобразователь может быть использован в качестве вводного устройства цифровых измерительных или вычислительных устройств.

Известны преобразователи частота †к, содержащие частотные датчики, генераторы образцовой частоты, линии задержки, схемы «И» и «ИЛИ», реверсивный счетчик, связанный с регистром памяти, и включенную между генератором образцовой частоты и шиной прямого счета реверсивного счетчика первую схему «И», управляющий вход которой подсоединен к выходу селектора одиночного периода сигнала частотного датчика.

Для этих устройств характерен большой избыток информации, когда контролируемая величина на отдельных интервалах времени значительно больше шага квантования, а также потеря информации, соответствующей выбросам контролируемой величины в интервалах между измерениями.

Цель изобретения — уменьшение избыточности информации при повышении точности преобразования. Достигается она тем, что предлагаемый преобразователь содержит триггер, ключевую схему, формирователь знакопеременных прямоугольных импульсов с фильтром нижних частот на выходе, два дискриминатора уровня напряжения. Единичный вход триггера подключен к частотному датчику через ключевую схему с управляющим входом, соединенным с одним из выходов селектора, 5 цепь пуска которого через первую схему

«ИЛИ» соединена с выходом дпскриминагоров уровней напряжения. Входы последних подключены к выходу фильтра нижних частот, а выход каждого разряда реверсивного

10 счетчика, кроме младшего разряда, связан с цепью считывания со входом разряда регистра памяти, имеющего на единицу меньший номер. Выход каждого разряда регистра памяти соединен со входом одноименного разряда

15 счетчика, выход которого через вторую схему

«ИЛИ» и первую линию задержки подключен к,цепи считывания кода из регистра в счетчик и с нулевым входом триггера. Выход последнего соединен с входом формирователя знако20 переменных прямоугольных импульсов и управляющим входом второй схемы «И», соединяющей шину обратного счета счетчика с генератором образцовой частоты, Управляющий вход второй схемы «ИЛИ» подключен к инверсному выходу селектора через две другие последовательно соединенные линии задержки, выходы которых соединены соответственно с цепью считывания кода из реверсивного счетчика и регистр памяти и с цепью установ30 ки счетчика на нуль.

342297

На фиг. 1 изображена последовательность знакопеременных прямоугольных импульсов: на фиг. 2 — процесс дискретного слежения

8 (t) за параметром А (t) с заданным шагом квантования Ai;, на фиг. 3 — блок-схема предлагаемого преобразователя частота — код.

В предлагаемом преобразователе частота— код (фиг. 3) генератор образцовой частоты 1 подключен через логические схемы «И» 2 и 3 к шинам прямого счета «+» и обратного счета « — » реверсивного счетчика 4, связанного поразрядно цепями считывания с регистром памяти 5. Частотный датчик б с формирователем коротких выходных импульсов подключен к селектору 7 одиночного периода и ключевой схеме 8. В состав селектора входит ключевой элемент, содержащий триггер 9, к единичному выходу которого подключен потенциальный вход схемы «И» 10, триггер со счетным входом 11, нулевой выход которого подключен к нулевому входу триггера 9, а входы — к выходу схемы «И» 16, и линия задержки 12, соединяющая цепь пуска, представляющую собой выход собирательной схемы «ИЛИ» 18, с единичным входом триггера 9. Ключевая схема 8 содержит триггер 14 и схему совпадения 15, потенциальный вход которой подключен к единичному выходу триггера 14, причем нулевой вход последнего связан с выходом схемы «ИЛИ» 18, а единичный — с нулевым выходом триггера 11. Импульсные входы схем

«И» 10 и 15.подключены к выходу частотного датчика б. Выход схемы «И» 15 подключен к единичному входу триггера 16, нулевой вход которого подсоединен к выходу схемы «ИЛИ»

13 и к выходу счетчика 4, на котором появляется сигнал при переходе счетчика через нуль.

Единичный выход триггера 16 подключен к управляющему входу логической схемы «И»

8, а также ко входу формирователя знакопеременных прямоугольных импульсов 17 с фильтром нижних частот на выходе, к которому подключены входы дискриминатора 18 положительного уровня напряжения и дискриминатора 19 отрицательного уровня напряжения. Выходы дискриминаторов, как и цепь начального запуска преобразователя, подключены ко входам собирательной схемы «ИЛИ» 13.

Единичный выход триггер а 11 селектор а связан с управляющим входом логической схемы «И» 2 и с одним из входов отметчика времени 20, а нулевой выход через линию задержки 21 подключен к цепям считывания кода из счетчика 4 в регистр 5 и ко входу линии задержки 22, выход которой подключен к цепи установки счетчика 4 на нуль и ко входу собирательной схемы 28, причем другой вход последней подключен к выходу перехода через нуль счетчика 4, а выход через линию задержки 24 связан с цепью считывания кода из регистра в счетчик. Второй вход отметчика времени 20 подключен к генератору образцовой частоты 1. С выхода отметчика времени по цепям «код времени» выводится информация о положении начала или конца каждого

15 г0 г5

so

65 замера частоты на временной шкале процесса.

Кроме названных уже цепей, связывающих счетчик 4 и регистр 5, на фиг, 3 показаны цепь сброса на нуль, подключенная к выходу схемы «ИЛИ» 18, цепи вывода информации из преобразователя и поразрядные линии связи между входами и выходами. На чертеже эти цепи не развернуты, так как набор элементов со связями для их реализации известен и широко используется в технике. Выход каждого разряда счетчика, кроме младшего, связан цепью считывания со входом разряда, имеющего на единицу меньший номер, регистра памяти, а выход каждого разряда регистра — со входом одноименного разряда счетчика. Это приводит к тому, что в процессе переноса содержимого счетчика в регистр памяти результат измерения делится на два, и выдаваемые из регистра в счетчик коды соответствуют содержимому регистра.

Работает предлагаемый преобразователь следующим образом.

Импульс начального запуска, поступающий на вход схемы «ИЛИ» 18, устанавливает в нулевое состояние триггеры 9 и 11 селектора 7, триггер 14 ключевой схемы 8, триггер 16 и сбрасывает на нуль счетчик 4 и регистр 5;

Задержанный линией задержки 12 на фиксированный интервал времени пусковой импульс переводит триггер 9 в единичное состояние.

Сигнал с выхода триггера подготавливает к работе логическую схему «И» 10. Первый поступивший после этого импульс с выхода частотного датчика б, пройдя через схему «И» 10 па вход триггера 11, переводит его в единичное состояние. Потенциальный сигнал с единичного выхода триггера 11 поступает на управляющий вход логической схемы «И» 2, и импульсы генератора 1 образцовой частоты начинают проходить через нее на шину прямого счета «+» реверсивного счетчика 4.

Сигнал с выхода триггера 11 поступает в отметчик времени 20, регистрирующий момент начала или конца прямого счета.

;Второй импульс с выхода частотного датчика б, возвратив триггер 11 в нулевое состояние, прекращает поступление импульсов с генератора 1 в счетчик 4, Зафиксированный в счетчике код соответствует длительности первого целого периода датчика после прихода запускающего импульса, Выработанный на нулевом выходе триггера 11 при его возвращении в нулевое состояние импульс, переведя триггер 9 в нулевое состояние, прекращает поступление импульсов частотного датчика б на вход триггера 11. Триггер 14 ключевой схемы

8 переходит в единичное состояние, подготавливая к работе схему совпадения 15. Тот же импульс с выхода триггера 11, задержанный линией задержки 21, поступает на вход счетчика 4 и считывает его содержимое, передаваемое без изменений на выход преобразователя и вводимое в регистр памяти 5 со сдвигом на один разряд вправо. В регистре фиксируется код числа, вдвое меньшего продолжи342297

5 тельности периода, измеренного счетчиком 4.

С выхода линии задержки 21 импульс поступает также на вход линии задержки 22, выходной сигнал которой сбрасывает на нуль счетчик 4 и через собирательную схему 28 поступает на вход линии задержки 24. Импульс с выхода этой линии считывает содержимое регистра памяти б в счетчик 4 без изменений.

Время задержки линии задержки 12 и суммарное время задержки линий 21, 22, 24 не должно превосходить минимально возможной длительности периода частотного датчика б.

Третий и все последующие импульсы с выхода датчика, поступая через ключевую схему 8 на единичный вход триггера lб, переводят его в единичное состояние. Потенциальный сигнал с выхода триггера lб поступает на вход формирователя знакопеременных прямоугольных импульсов 17 и на управляющий вход логической схемы «И» 8. Импульсы генератора образцовой частоты 1 начинают считывать по шине обратного счета « — » число, зафиксированное в счетчике 4. Последующий переход этого счетчика через нуль вызывает формирование на соответствующем его выходе импульса, который, возвращая триггер lб в нулевое состояние, прекращает поступление импульсов генератора на шину обратного счета и считывает содержимое регистра в счетчик спустя время задержки линии 24. Таким образом, по тактовым импульсам частотного датчика б триггер lб вырабатывает прямоугольные импульсы, длительность которых равна половине измеренного ранее, периода этого датчика.

Запускаемый триггером lб формирователь 17 вырабатывает сигнал в виде последовательности знакопеременных прямоугольных импульсов той же скважности, а с выхода фильтра нижних частот формирователя знакопеременных прямоугольных импульсов 17 снимается напряжение, в определенном масштабе отобра жающее изменение параметра на входе преобразователя относительно его уровня в момент измерения. Полярность этого напряжения показывает, в большую или в меньшую сторону изменился параметр, так как в случае постоянства параметра скважность выходного сигнала триггера lб равна двум, при увеличении параметра — меньше двух, при уменьшении — больше двух. Когда выходное напряжение фильтра достигает уровня срабатывания одного из дискриминаторов, например дискриминатора положительного уровня 18, с его выхода на вход схемы «ИЛИ» 13 поступает им15

50 пульс, который переводит преобразователь в исходное состояние и устанавливает триггер

9 селектора 7 в единичное состояние, после чего устройство действует, как уже описано.

Предмет изобретения

Преобразователь частота — код, содержащий частотный датчик, генератор образцовой частоты, линии задержки, схемы «И» и «ИЛИ», реверсивный счетчик, связанный с регистром памяти, и включенную между генератором образцовой частоты и шиной прямого счета реверсивного счетчика первую схему «И», управляющий вход которой подсоединен к выходу селектора одиночного периода сигнала частотного датчика, отличающийся тем, что, с целью уменьшения избыточности информации при одновременном повышении точности преобразования, он содержит триггер, ключевую схему, формирователь знакопеременных прямоугольных импульсов с фильтром нижних частот на выходе, два дискриминатора уровней напряжения, причем единичный вход триггера подключен к частотному датчику через ключевую схему с управляющим входом, соединенным с одним из выходов селектора, цепь пуска которого через первую схему «ИЛИ» соединена с выходами дискриминаторов уровней напряжения, входы последних подключены к выходу фильтра нижних частот, а выход каждого разряда реверсивного счетчика, кроме младшего разряда, связан цепью считывания со входом разряда регистра памяти, имеющего на единицу меньший номер, выход каждого разряда регистра памяти соединен со входом одноименного разряда счетчика, выход которого через вторую схему «ИЛИ» и первую линию задержки подключен к цепи считывания кода из регистра в счетчик и с нулевым входом триггера, выход последнего соединен со входом формирователя знакопеременных прямоугольных импульсов и управляющим входом второй схемы «И», соединяющей шину обратного счета счетчика с генератором образцовой частоты, управляющий вход второй схемы «ИЛИ» подключен к инверсному выходу селектора через две другие последовательно соединенные линии задержки, выходы которых соединены соответственно с цепью считывания кода из реверсивного счетчика в регистр памяти и с цепью установки счетчика на нуль.

342297

Редактор Б. Федотов.=«аказ 2599/7 Изд. № 840 Тираж 406 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, K-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2

Составитель Ю. Еркин

Техред Л. Богданова

Корректоры: Л. Царькова и О. Тюрина