Всесоюзная ;п л т-" ?|'^'>&-'5 '• '.' -^ir-^^'r- if':*.'''пати]<й1»-::.д;.,гс и.^':,! библ;-'ю^ i;,.a '•, vjii-c:^is-xv......-i.v.;:; ..,-u

 

Саюз Советских

Социалистических

Республии

37I579

onèñëíие

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от аит. свидетельства ¹â€”

Заявлено 05.1.1971 (№ 1609582 18-24) с пр исоединеиием заявки №вЂ”

Приоритет—

Опубликовапо 22Л1.1973. Бюллетень ¹ 12

Дата опубликования описашгя 7Л(.1973

М.Кл. б 06f 9 18

Комитет оа делом изобретений и открытий ори Совете Министров

СССР

УДК 681.326.34 (038.8) Л вто р ы и зобр\, Гc и:t я

Ю. М. Виноградов, Ю. К. Судьин, Е. И. Жуков и О, С. Горбачев

3"-яиитель

Всг ОЮЗНДЯ

Il т;-„1 ",, - ". (", Б, Б ИБ.,. : G

УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ПРИОРИ 1 ЕТА СИГНАЛОВ

Изобретение относится к области автоматики и вычислительной техники и предназначено для приоритетного выбора одного сигнала из нескольких.

Известно устройство для определения приоритета сигналов, содержащее приемныи и промежуточный регистры, схему сборки, схемы совпадения, инверторы. Однако в таком устройстве при определенных временных соотношениях между входными сигналами и сигналом запуска не исключена возможность выработки ложного сигнала одновременно с приоритетным (из-за конечного времени распространения сигнала поразрядной блокировки).

Предложенное устройство отличается тем, что имеет в каждом разряде транзистор, коллектор которого соединен с входом выходной схемы сов падени(я того же разряда, с нагрузочным резистором и с эмиттером транзистора последующего разряда, а база через резистор — с,выходом триггера предыдущего разряда промежуточ|ного регистра. Эмиттер транзистора младшего разряда соединен с шиной нулевого потенциала, а база этого транзистора через резистор и элементы задержки — с шиной запуска.

Это позволяет упростить устройство и повысить его помехоустойчивость.

На чертеже показана блок-схема устройства.

Устройство содержит шины запуска 1, сброса промежуточного 2 и приемного 8 регистра, входные разрядные 4 —.7, приемный регистр на триггерах 8 — И, элементы,12 и 18 задержки, вентили 14 — 17, промежуточный регистр на триггерах 18 — 21, собирательную схему 22, транзисторы 28 — 26, резисторы 27 — 80, нагрузочные резисторы 81 — 84, выходные схемы

35 — 88 совпадения.

10 Устройство работает следующим образом.

В исходном положении все триггеры приемного (8 —.11) и промежуточного (18 — 21) регистров находятся в нулевом состоянии, при котором правые плечи триггеров открыты, а ле15 вые закрыты. (Обратное состояние будем считать единичным). На шину 1 запуска устройства поступает уровень «0». Вентили 14 — 17 нормально открыты, поэтому вся информация, записанная в триггерах 8 — 11 приемного реги20 стра, однозначно переписывается в триггеры

18 — 21 промежуточного регистра. Так как в исходном положении приемный регистр сброшен в нулевое состояние, на выходе 39 (выход собирательной схемы 22) оказывается уро25 вень «1» (уровень «1» — напряжение, близкое к напряжению питания) . Ha выходах 40 — 48 наблюдается уровень «О», поскольку промежуточный регистр сброшен в нулевое состояние.

Пусть на входные разрядные шины 4 и б зе приходят одновременно сигналы уровня -"1».

371579

1 23«

Сост а в и тел ь В. И гн ату щен ко

Редактор И. Грузова

Текрсд Т. Курилко

Корректор E. Зимина

Тогда триггеры 8 и 10 приемного регистра устанавливаются в состояние «1» и пх нулевые уровни формируют на вентилях 14 и 1б уровни «1», которые поступают на входы триггеров 18 и 20 промежуточного регистра (и устанавливают их в состояние «1») и на входы собирательной схемы 22. В результате на выходе 89 появляется разрешающий сигнал— уровень «О», позволяющий вырабатывать сигнал запуска устройства по шине запуска — уровень «1». Вентили 14 — 17 при этом закрыты, т. е. промежуточный регистр оказывается заблокированным от поступления внешних сигналов на время выработки приоритетного сигнала из информации, хранящейся к этому времени в промежуточном регистре. Одновременно сигнал запуска устройства с н1ины 1, пройдя через элементы 12 и И задержки (выполненные, например, на инверторах), подается через резистор 27 на базу транзистора 28. Этот транзистор открывается, и на его коллекторе устанавливается уровень «О», поступающий на один из входов выходной схемы 85 совпадения, на второй вход которой проходит уровень «0» с триггера 18. Таким образом, на выходе 40 вырабатывается приоритетный сигнал — уровень «1», который сбрасывает триггер 8 приемного регистра в нулевое состояние. На выходе 41 сигнала не оказывается, так как на базу. транзистора 24 следующего разряда через резистор 28 поступает уровень «О» с выхода триггера 18 и транзистор 24 закрыт. В цепях коллектора и эмиттера всех последующих транзисторов присутствует уровень «1», следовательно, на остальных выходах (41 — 48) также устанавливается, уровень «О». Длительность приоритетного сигнала зависит от длительности сигнала запуска устройства. После окончания сигнала запуска устройства вырабатывается сигнал сброса промежуточного регистра по ши:не 2.

Предмет изобретения

Устройство для определения приоритета сигналов, содержащее приемный регистр, единичные входы триггеров которого соединены с входными разрядными шинами, а выход каждого триггера приемного регистра соединен через соответствующий вентиль с единичным входом соответствующего триггера промежуточ ного регистра и с входом собирательной схемы, выход каждого триггера промежуточного регистра соединен с входом соответствующеи выходной схемы совпадения, выход которой соединен с нулевым входом соответствующего триггера приемного регистра, вторые входы вентилей соединены с шиной запуска, соединенной с элементами задержки, нулевые входы триггеров прием ного и промежуточного регистров соединены с соответствующими шинами .сброса, отличающееся тем, что, с целью

25 упрощения устройства и повышения его помехоустойчивости, оно содержит в каждом разряде транзистор, коллектор которого соединен с входом выходной схемы совпадения того же разряда, с .нагрузочным резистором и с эмитзо тером транзистора последующего разряда, а база соединена через резистор с выходом триггера предыдущего разряда промежуточного регистра, эмиттер транзистора младшего разряда соединен с шиной нулевого потенциа35 ла, а база этого транзистора соединена через резистор и элементы задержки с шиной запуска.

"аказ 1945 Изд. № 1207

Тираж 647 Подписное

1-Ф141411И Комитета по делам изобретений н открытий при Совете

Министров СССР б!осква, Ж-35, Раушская наб., д. 4/5

Обл. тнп. Костромского управления издательств, полиграфии и книжной продукции