Делитель частоты с программным заданием коэффициента деления

 

О П И С А Н И Е 372709

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Саветскпз

Социалистические

Республик

Зависимое от авт. свидетельства №

Заявлено ОЗ.Ч.1971 (№ 1653228/18-24) с присоединением заявки №

Приоритет

Опубликовано 01 111.1973. Бюллетень № 13

Дата опубликования описания 7.Ч,1973

М. Кл. Н 03k 25!04

Комитет по делам изобретений и открытий при Совете Министров

СССР

УДК 681.332.65(088.8) Авторы изобретения!

В. Н. Кузнецов, В. П. Онуфриев и В. М. Резник ег-. . . ат дя

Харьковский институт радиоэлектроники

Заявитель » 1 1

ДЕЛИТЕЛЬ ЧАСТОТЫ С ПРОГРАММНЫМ ЗАДАНИЕМ

КОЭФФИЦИЕНТА ДЕЛ ЕНИЯ

Изобретение относится к области автоматики.

Известны делители частоты с программным заданием коэффициента деления, содержащие генератор, соединенный с переключателем, программный блок, подключенный выходами к одной группе входов цифрового компаратора, другая группа входов которого соединена с выходами счетчика, выполненного на триггерах и последовательно соединенных вентилях сквозного переноса.

Предложенное устройство отличается от известных тем, что в нем выход цифрового компаратора соединен с управляющим входом переключателя, один выход которого соединен со входом первого вентиля сквозного переноса и счетным входом счетчика, а другой выход переключателя подключен к единичному входу триггера младшего разряда счетчика, к нулевым входам остальных триггеров счетчика и ко входу программного блока.

Это позволило повысить быстродействие устройства. Блок-схема устройства приведена на чертеже.

Устройство содержит генератор 1, соединенный с переключателем 2, программный блок 8, подключенный выходами к одной группе входов цифрового компаратора 4, другая группа входов которого соединена с выходами счетчика 5, выполненного на последовательно соединенных вентилях б, 7 сквозного переноса, управляемых от соответствующего триггера 8, 9 или 10. Выход компаратора 4 соединен с управляющим входом переключателя

2, один выход которого соединен со входом первого вентиля б сквозного переноса и счетным входом счетчика 5. Другой выход пере M ключателя подключен к единичному входу триггера 8 младшего разряда счетчика, к нулевым входам остальных триггеров 9, 10 счетчика 5 и ко входу программного блока 8.

Устройство работает следующим образом.

15 Импульсы опорного генератора 1 поступают на переключатель 2 и в зависимости от его состояния направляются для суммирования в счетчик 5, и на выход, на переустановку счетчика 5, и в программный блок 8 для измене20 ния коэффициента деления. Положительный эффект достпгается именно этими связями выходов переключателя 2. При емкости счетчика 5, равной Л, коэффициент деления и, задаваемый программным блоком 8, может изменяться в пределах от 1 до N — 1. Исходным состоянием счетчика 5 является единица в младшем разряде (000... 01), что предопределяет следующие отличительные признаки в функционировании устройства. При значении

372709

Предмет изобретения

ВФАарР

Составитель Ю. Козлов

Техред Л. Грачева

Корректор Е. Зимина

Редактор Л. Утехина

Заказ 1192/16 Изд. 1 и 296 Тираж 780 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Ж-35, Раушская наб,, д. 4/5

Типография, пр. Сапунова, 2 запрограммированного числа п и числа в счетчике 5 000... 01 цифровой компаратор 4 выдает в общем случае логический сигнал «1». Этот сигнал определяет такое состояние переключателя 2, в котором импульсы генератора 1 поступают только для суммирования в счетчик 5. При поступлении и — 1 импульса значение числа в счетчике 5 с учетом уже имевшейся единицы равно и. Наступившее равенство кодов в счетчике б и программном блоке 3 отрабатывает цифровой компаратор 4. Сигнал «О» с его выхода переключает п-й импульс генератора 1 на выход, на стирание результата п с записью единицы в счетчик б и в программный блок 8 (при необходимости смены коэффициента деления).

Возврат счетчика б в состояние 000... 01 нарушает равенство с запрограммированным числом (кроме п=1), цифровой компаратор 4 вырабатывает «1». Процесс деления повторяется.

Делитель частоты с программным заданием коэффициента деления, содержащий генератор, соединенный с переключателем, программный блок, подключенный выходами к одной группе входов цифрового компаратора, другая группа входов которого соединена с выходами счетчика, выполненного на триг10 герах и последовательно соединенных вентилях сквозного переноса, отличающийся тем, что, с целью повышения быстродействия устройства, в нем выход цифрового компаратора соединен с управляющим входом переключателя, один выход которого соединен со входом первого вентиля сквозного переноса и счетным входом счетчика, а другой выход переключателя подключен к единичному входу триггера младшего разряда счетчика, к нулевым входам остальных триггеров счетчика и ко входу программного блока.