Логический накопитель импульсов

 

Союз Советских

Социалистических

Республик

О П И С А Н И Е п зав ет и зоы ити н и я

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное.к авт, свид-ву уо 514445 (22) Заявлено20.02.76 (21) 2327129/21 с присоединением заявки № (23) Приоритет (51) M. Кл.

Н 03 К 25/04

Государстовииый комитет

Совета Миииотроо СССР оо делам иэооретеиий и открытий (43) Опубликовано25.07,77.Бюллетень № 27 (53) УДК 621.375,3 (088.8) (45) Дата опубликования описания 17.>8 77 (72) Автор изобретения

В, Р, Пузик (71) Заявитель (54) ЛОГИ ЧЕСКИ Й НАКОПИТЕЛЬ ИМ ПУЛЬСОВ

Изобретение относится к импульсной технике и может быть использовано в радиотехнических и радиоэлектронных устройствах вычислительной и измерительной техники, системах автоматического управления и регулирования в качестве простейшего устройства логической обработки последовательности импульсных сигналов.

Известен логический накопитель импульсов, используемый для накопления после° довательности имцульсных сигналов, вре менной интервал между которыми не превышает предельно допустимого. Это устройство содержит входной триггер, переключающий поочередно два накопителя на конденсаторе для контроля временного интервала между двумя соседними импульсами пс "ае- довательности. Если временной интервал между импульсами меньше (допустимого : включается пересчетная декада и по накоплении К+ 1 импульсов включается выходной D - триггер, выдающий в нагрузку сигнал по переднему фронту расчетного импульса, где К вЂ” коэффициент пересчета пересчетной декады и триггера.

Однако в накопителе такого устройства происходит накопление всех импульсных сигналов, период следования которых не больше предельно допустимого независимо от длительности импульсов. В реальной аппаратуре при функционировании импульсных ,устройств на проводах связи наводится им(пульсный сигнал наводки, Параметры этого сигнала зависят как. от мощности сигнала, 1

i0 являющегося источником, помехи, геометрии расположения проводников связи, так и ог входного сопротивления устройства, на входе которого имеются наводки. Так как длительность импульса наводки значительно

l5 меньше длительности рабочего импульс ., то исключение накопления импульсов с дпительносп ю, меньшей определенного уровня помехи, позволяет значительно увеличить помехоустойчивость накопителя импульсов.

20 Целью изобретения является повышение помехоустойнивости накопителя импульсов.

Для этого в логический накопитель импульсов, содержащий входной триггер, конденсатор,!1) триггер, декаду, введен

25 элемент задержки и дополнительный логи566361 ческий элемент И, причем вход синхрони.зации входного 3 К-триггера соединен с первым выходом эпемен га задержки, информмщ онные входы которого соединены с шиной запускающих импульсов, информационный вход второго триггера подключен к шине запускакн их импульсов, а его гакгируемый вход через допопнигепьный логический эпемент И подключен к первому и второму выходу эпеменга задержки, а вход установки

10 второго триггера соединен с выходом по гического эпеменга 2И-ЗИЛИ-НЕ, входы которого подключены соэтветственно к вхоа ду и треп .му выход ., эпеменга задержки, входам инверторов и к емкостным накопите пям, На чертеже представлена функционапьная схима логического накопигепя импульсов, Логический накопитель импупьсов содер- gp жит входной 3 К-триггер 1, промежуточный

О триггер 2, элемент 3 задержки, пересчет. ную декаду 4 и выходной Р триггер 5- Ин версный выход триггера 1 соединен с эпементом И-НЕ 6 и инвертором 7, второй инвергор 8 соединен с выходом эпеменга

И-НЕ 6. Выходы инверторов 7 и 8 соеди иены с двумя емкостными накопителями, .

1 состоящими из резисторов 9-12 и конденса < горов 13 и 14, соединенных с эпементом 30

2И-ЗИЛИ-НЕ 15, выход которого соединен с входом установки состояния "0" промежуточного )-чриггера 2, Эпемент И 16 соединен с шиной 17 входных сигнапов через элемент 3 задержки с отводами 18 и 19. 33 ,Шина 17 через выход 20 элемента 3 задер. жки соединена с эпементом 2И-ЗИЛИ HF. 15.

Выходной сигнал снимается с выхода триггера 5 по шине 21, В исходном состоянии сигналом с прямо- 10 го выхода З -триггера 2 "установка в исходное состояние" триггеры 1, 5, пересчет ная декада 4 и.схема И-НЕ 6 удерживаются в закрытом состоянии, конденсаторы

13 и 14 Разряжены1через резисторы 10, 45

12 и выходы инверторов 7 и 8.

Первый импульс последовательности поступает на вход триггера 1, информационный вход триггера 2, входы эпеменга 3 задержки и элемента 2И-ЗИЛИ-НЕ 15, С от 50 вода 18 эпеменга 3 задержки снимается сигнал, задержанный на величину k 11, равную максимальной длительности имйупьса помехи в данной аппаратуре, с отвода 19равную минимальной дпитепьности

-нахаппиваемого импульса, с выхода 20— равную максимапьной дпитепьносги накаппиваемого сигнала. С отвода 18 элемента задержки сигнал поступает на вход синхронизации триггера 1, однако ввиду гого, что промежуточный триггер 2 еше находится в состоянии 0", триггер 1 осгаегся в исходном состоянии "0" за счет наличия сигнала ". установка в исход ное сосгоян-е" с триггера 2.

Если дпигепьносгь входного импульса меньше минимальной длительности накаппиваемых импульсов, триггер 2 остается в исходном состоянии. Если входной импульс имеет дпигельносгь, бопьшую времени задержки между отводами 18 и 19, но меньшую, чем задержка между входом и отводом 19, соответствующую минимальной длительности накаппиваемых импупьсов, го на выходе эпемента 16 появляется импульсный сигнап., Однако на информационном входе триггера

2 устанавпиваегся к моменту прихода импульса сигнап 0", поэтому триггер 2 остается в состоянии "0 . Если входной импупьс имеет длительность, бопьшую: минимальной дпи тепьности накапливаемых импульсов, триггер 2 переключается в состояние "1", сигнал установка в исходное состояние снимается, в резупьrare чего схема логического накопителя импупь-, сов переключается в рабочее сосюяние.

Открывается элемент И-НЕ 6, на выходе которого усганавпивается сигнал "0". Инверторы 7 и 8 выбираются с открытым коппекторным выходом дпя исключения впияния выходного сопротивления на заряд времязадающей емкости. Поэтому выходной транзис- тор инвертора 8 закрывается и начинается заряд конденсатора 14 от источника питания

Е через резисторы 11 и 12, Есни временной интервал между двумя импульсами больше предельно допустимого, конденсатор

14 заряжается до порога открывания эпемента 2И-ЗИЛИ-НЕ 15, сигнал с выхода эпеменга 15 перекпючаег триггер 2 в исходное состояние "0", в резупьгаге чего. схема возвращается в исходное состояние. Если временной интервал между импульсами меньше предепьно допустимого, го с помощью эпеменга 3 задержки и триггера 1 производится анализ второго импульса поспедовагепьности на усповие превышения дпитепьности импульса максимальной дпитепьности помехи. На вход синхронизации тригге-. ра 1 поступает задержанный входной импульс с временем задержки 4> . На входы 3 и К поступает входной импульс без задержки, Поэтому, если длительность входного импульса меньше времени 1, на входах 3 и К к момеиту прихода импульса синхронизации с отвода 19 эпеменга 3 задержки устанавливается сигнал 0", триггер 1 остается в исходном состоянии. Еспи входной импульс имеет длительность, большую времени 1, триггер 1 переключается в

566361 противоположное состояние, элемент 6 закрывается, на выходе инвертора 8 устанавливается состояние "0", в резульrare чего конденсатор 14 разряжается через резистор 12 и выход инвертора 8. С инФ Ф версного выхода триггера 1 сигнал 0 закрывает инвертор 7, конденсатор 13 заряжается через резисторы 9 и 10.

Таким образом, триггер 1 переключается в противоположное состояние только при выполнении условия

1, Ф где 1 „- длительность входного импуль-. са

f — время задержки на отводе

18 элемента 3 задержки.

Если длительность входного импульса удовлетворяет условию

20 (Фг 1) tè 2! (2) « 1 с1 (3) где t - максимальная длительность на3 капливаемых импульсов.

По достижении К + 1 импульсов, следу- 45 ющих с периодом меньше расчетного и удовлетворяющих условию (3), на выходе пересчетной декады 4 появляется сигнал, переключающий триггер 5 в состояние "1, с прямого выхода которого снимается

50 сигнал в нагрузку,. где К - коэффициент пересчета декады 4 и триггера 1.

По окончании последовательности заражается один иэ конденсаторов 13 и 14 до порога открывания элемента 15, сиг55 налом с выхода которого триггер 2 переключается в состояние "0 и схема возвращается в исходное состояние. где Ф. - минимальная длительность нака 2 пливаемых импульсов;

t -т. — время задержки между отводами 25

18 и 19 элемента 3 задержки, то триггер 2 переключается в состояние "0 и возвращает схему в исходное состояние. При превышении длительности входного импульса максималь- 30 ной дпительности накапливаемых импульcos 5, равной времени задержки на отводе 20 элемента 3 задержки, открывается элемент 2И-ЗИЛИ-HE 15 и возвращает триггер 2 в состояние "0", в результате 35 чего схема возвращается в исходное состояР ние.

Таким образом, схема производит накопление только,имйульсов, удовлетворяющих условию 40

Выходы пересчетной декады 4 и rpnrre ра 1 одновременно могут использоваться как делители частоты следования импульсов (на схеме не показаны).

Использование в схеме логического накопителя импульсов дополнительных элементов и,их взаимосвязи увеличивает помехоустойчивость накопителя импульсов по входу, так как исключается возможность срабатывания накопителя от импульсных сигналов помех, длительность которых меньше длительности накапливаемых импульсов. Это позволяет значительно увеличить надежность работы устройства, особенно в измерительных схемах, где требуется выдать сигнал в нагрузку по определенному импульсу последовательности.

Введение контроля длительности импульI сов по допусковому принципу расширяет функциональные возможности накопителя, так как по одному каналу связи могут одновременно передаваться несколько последовательностей однако в данном устройстве накапливаются только импульсы, удовлетворяющие условию (3), В схемах контроля параметров. импульсов уход одного из импульсов эа пределы норм регистрируется снятием сигнала на выходе, причем для надежности регистрации отклонения параметров импульсов or нормы выходной сигнал подается только после К+1 импульсов, Это позволяет Регистрировать ошибки в быстродействующих устройствах с помощью средств, имеющих более низкое быстродействие.

Формула изобретения

Логический накопитель импульсов по авт. св. ¹ 551144444455, о т л и ч а ю щ и й-, с я тем, что, с целью повышения помехоустойчивости, в него введен элемент задержки и дополнительный логический элемент И, причем вход синхронизации входного 3 К- триггера соединен с первым выходом элемента задер-. жки, информационные входы котооого соединены с шиной входных сигналов, информа| ционный вход промежуточного,р-триггера подключен к шине входных сигналов, тактируемый вход через дополнительный логический элемент И подключен к первому и второму выходу элемента задержки, а вход установки соединен с выходом логического элемента 2И-ЗИЛИ-НЕ, входы которого подключены соответственно к входу и третьему выходу элемента задержки, входам инверторов и к емкостным накопителям, Сост."-ву - ),= :/I I«iE

Редак тор О, Стенина Текред О. Лу оваи корректор A. Кравченко

Закан 2514/40 - Тираи 1065 Подписное

БНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москвa., A=-.35, Раушскаи наб., д, 4/5

Филиал ППП " Патент"... -. Ухтород, ул. Проектная, 4