Логический накопитель импульсов

 

О П И С А Н И Е I») 514445

ИЗОБРЕТЕН ИЯ

Явюз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 14.02.75 (21) 2106284l21 с присоединением заявки № (23) Приоритет

Опубликовано 15.05.76. Бюллетень № 18

Дата опубликования описания 24.06.76 (51) М Кч Н 03К 25/04

Государственный комитет

Совета Министров CCCI (53) УДК 621.373(088.8) па делам изобретений и открытий (72) Автор изобретения

В. P. Пузик (71) Заявитель (54) ЛОГИЧЕСКИЙ НАКОПИТЕЛЬ ИМПУЛЬСОВ

Изобретение относится к импульсной технике.

Известен логический накопитель импульсов, содержащий входной триггер, на вход которого подан входной импульсный сигнал, ем- 5 костной накопитель, соединенный через логические элементы «И — HE» с входами трпггеPS-типа, выходной триггер D-типа, соответствующие входы которого соединены с выходом триггера RS-типа. 10

С пелью увеличения емкости накопителя и уменьшения времени его восстановления. В предлагаемый логический накопитель введены пересчетная декада, входы которой соответственно соединены с выходами входного 15 триггера RS-типа, а выход соединен с счетным входом триггера D-типа, ключ и два инвертора, причем входы одного инвертора непосредственно, а второго через кл1оч подключены к соответствующему входу входного 20 триггера, их выходы соединены с входами емI

На чертеже данг труктурная электрическая 25 схема предлагаемого накопителя.

Накопитель содержит триггер 1, трпгг р 2

RS-типа, выходной триггер 3 D-типа, пересчетную декаду 4, кчпоч 5, инверторы 6, 7, емкостной накопитель 8, состоящий пз резпсто- 30 ров 9 — 12 и конденсаторов 13 и 14, логические элементы И вЂ” HE 15, 16. источник 17 входных импульсов и выход 18 накопителя, Источники питания íà схеме не показаны.

В исходном состоянии сигналом с прямого выхода триггера 2 «Установка исходного состояния» триггеры 1, 3, пересчетная декада 4 и кл оч 5 закрыты, а конденсаторы 13, 14 разряжены чсрез рез1;сторы 10, 12 и пнвсрторы

6, 7.

Первым импульсом триггер 2 переключается в рабочее состояние, сигнал «установка в исходное состояние» с прямого выхода триггера 2 снимается. Триггер 1 остается в исходном состоянии, тгк как передний фронт сигнала поступает нг счетньш вход триггера 1 до

hioxIBHTB снятия clll II3 да «Установка B IIcxognoe cocTo Ilzlle». Открывается ется инвертор 7 и í";-шнается заряд накопительного конденсатора 13 через резисторы 9, 10.

Для искл.оченпя влияния пнверторов 6 и 7 соответственно на заряд конденсаторов 13 и

14 элементы (на чертеже не показаны) пни-рторов 6 и 7 выбирают с открытым коллекторным выхочом. ПО приходе втОрОго пмпу Ibcr трпг с"l 1 и":, . к. 110ч. lcTOH в поотпвоположное состояние, конденсатор 13 разряжается через резистор 10 и пнвертор 6, а конденсатор 14 гч.. и; ет заряжаться.

514445

Формула изобретения

Составитель Г. Артюх

Техред Т, Курилко

Редактор Т. Янова

Корректор E. Рожкова

Заказ 1322/16 Изд. ¹ 1361 Тира>к 1029 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, )К-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2

Если период следования импульсов менее расчетного, то по накоплению на пересчетной декаде определенного числа импульсов триггер 3 включается в состояние «1» сигналом с пересчетной декады 4. На выходе появляется положительный перепад напряжения по переднему фронту импульса входной последо вательности, который сохраняется до окончания поступления импульсов, так как на информационном входе триггера 3 во время поступления импульсов постоянно сохраняется состояние

« i ». Номер импульса, по которому производится выдача выходного сигнала, определяется коэффициентом пересчета декады 4 и триггера 1 и равен

N=К+1 где N — номер импульса,по которому произ водится выдач а выходного сигнала;

К вЂ” коэффициент пересчета декады 4 и триггера,1.

По окончании последовательности импульсов или при периоде следования, большем расчетного, один из конденсаторов 13 или 14 заряжается до порога открывания элемента

И вЂ” НЕ 15 или 16, происходит переключение триггера 2 в исходное состояние, с прямого выхода триггера 2 снимается сигнал «Установка в исходное состояние», который возвращает схему в исходное состояние и за время разряда конденсатора 13 или 14 схема восстанавливаепся. С прямого выхода триггера 2 снимается огибающая всей пачки импульсоч.

Выходы триггера 1 и каскадов (на чертеже не показаны) пересчетной декады могут одновременно использоваться как делители ча:TOTbl ИМПУЛЬСОВ.

10 Логический накопитель импульсов, содержащий входной триггер, на вход которото подан входной импульсный сигнал, емкостноч накопитель, соединенный через логические элементы «И — НЕ» с входами триггера RSГ5 типа, выходной триггер D-типа, соответствующие входы которого соединены с выходом триггера — RS-типа, отличающийся тем, что, с целью увеличения емкости накопителя и уменьшения времени его восстановления, в

2р него введены пересчетная декада, входы которой соответственно соединены с выходами

В одного триггера и триггера RS-типа, а выход соединен со счетным входом триггера Dтипа, ключ и дВа инвертора, причем входы одного инвертора непосредственно, а второгочерез ключ подключены к соответствующему входу входного триггера, их выходы соединены со входами емкостного накопителя, а вход выправления ключом соединен с выходом триг30 гера RS-типа.