Запоминающая ячейкапя^йгй']- j-.j^l-') •• :: '"?;биsjiиov!; :^г/^^ i

 

ОПИСАНИЕ

ИЗО6РЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

378955

Соаз Советскиз

Социалистическиз.Республик

Зависимое от авт. свидетельства №

Заявлено 31 1.1972 (№ 1742785/18-24) с присоединением заявки №

Приоритет

Опубликовано 18.1V.1973. Бюллетень № 19

Дата опубликования описания 25.VI I.1973

М. Кл. G 11с 11/34 квинтет оо делов изобретений и открытиЯ ори Совете Министров

СССР

УДК 681.327(088.8) Авторы изобретения

Е. М. Онищенко и В. С. Першенков

Московский ордена Трудового Красного Знамени инженернофизический институт

Заявитель

ЗАПОМИНАЮЩАЯ ЯЧЕЙКА

Изобретение относится к интегральным- запоминающим устройствам.

Известны запоминающие ячейки, состоящие из двухэмиттерного тиристора, коллектор которого через резистор подключен к адресной шине предварительной установки. Один эмиттер соединен с адресной шиной, а второй — с информационным входом записи — считывания.

Однако параметры ячеек зависят от свойств микромощных тиристоров. Так, минимальная мощность, рассеиваемая ячейкой, определяется величиной тока выключения тиристора, потому что в открытом состоянии через четырехслойную структуру н е может протекать ток, меньший тока выключения. С другой стороны, уменьшение тока выключения, необходимое для уменьшения рассеиваемой мощности, ограничено снизу требованиями помехоустойчивости. Тиристор с малым током выключения обладает очень большой чувствительностью в закрытом состоянии к различным помехам, и схемы на нем практически неработоспособны.

Кроме того, получение тиристоров со стабильным и малым по величине током выключения представляет определенные технологические трудности. Таким образом, ухудшение помехоустойчивости с уменьшением величины тока выключения является препятствием для сникен ия мощности, рассеиваемой запоминающей ячейкой на микромощных тиристорах.

Целью изобретения является повышение помехоустойчивости и уменьшение рассеиваемой мощности.

Эта цель достигается тем, что в ячейку вве5 ден двухэмиттерный транзистор, база которого соединена с базой а-типа тиристора, коллектор — с базой р-типа тиристора, вторые эмиттеры транзистора и тиристора подсоединены к шине стробирующего импульса запи10 си, а первые эмиттеры подсоединены к ни формационным шинам.

Это позволяет использовать тиристоры с током выключения, равным нулю, а следовательно, и существенно снизить потребляемую ячей15 кой мощность. При этом технология изготовления тиристоров существенно упрощается, так как снимаются ограничения на стабильность величины тока выключения.

На чертеже показана схема предлагаемой

20 запоминающей ячейки.

Предлагаемая ячейка состоит из двухэмиттерного тиристора 1, подсоединенного через резистор 2 к адресной шине 8, и двухэмиттсрного транзистора 4, база которого соединена

25 с базовой областью и-типа тиристора, а коллектор — с базой областью р-типа. Внешние эмиттеры транзистора и тиристора подсоединены к информационным входам б и 6, а внутренние — к шине 7 стробирующего импульса

30 записи.

378955

Составитель Р. Я нская

Редактор 3. Твердохлебова Техред Т../снова

Корректор H. Аук

Заказ 2045/3 Изд. № 507 Тираж 576 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, 7К-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2

В pence хранения на входах 5 и б находится высокий потенциал, а на шине стробирующего импульса записи — низкий потенциал. Если тиристор закрыт (при этом в ячейке записан «0»), то на коллекторе и на р-базе тиристора поддерживается высокий потенциал, который подается на базу транзистора 4 и насыщает его. Потенциал между коллектором и эмиттером насыщенного транзистора 4 близок к нулю, поэтому нижний р — и переход тиристора 1 практически закорочен. Последнее приводит к тому, что чувствительность тиристора к различного рода помехам очень мала, так как включить тиристор с закороченным эмиттерным переходом практически н евозможно.

Если тиристор открыт (т. е. в ячейке записана «1»), то потенциал между и-базой и внутренн им и-эмиттером тиристора,приблизительно равен нулю, и транзистор 4 находится в режиме отсечки, т. е. практически не влияет на работу схемы. Таким образом, транзистор 4 шунтирует эмиттерный переход тиристора, когда последний закрыт и чувствителев к воздействию помех. Поэтому появляется возможность использовать в схемах ячейки тиристор с нулевым током выключения, закрытое сосгояние которого обеспечивается шунтирующим транзистором 4. Ток хранения, соответствующий включенному состоянию тиристора, а следовательно, и рассеиваемая мощность могут быть существенно уменьшены. Технология изготовления микромощного тиристора с нулевым током выключения существенно упрощается по сравнению с обычными тиристорами, где существуют определенные ограничения на значения коэффициентов передачи составляк>щих р — а — р — и структур транзисторов.

Запись информации осуществляется по входам 5 и 6 при наличии на шине 7 высокого стробирующего потенциала. Если на вход 5 приходит низкий уровень, то в ячейку записы10 вается «0». Когда низкий уровень подается на вход 6, в ячейке записывается «1». Считывание информации производится по входу б при подаче положительного импульса опроса по адресной шине 8. Работа ячейки при записи и

15 считывании информации за исключением стробирования записи по шине 7 аналогична работ обычного симметричного транзисторного триггера.

20 Предмет изобретения

Запоминающая ячейка, состоящая из двухэмиттерного тиристора и резистора, соединяющего коллектор тиристора и адресную шину, 25 отлачающаяся тем, что, с целью уменьшения рас еиваемой мощности и повышения помехоустойчивости, в ячейку введен двухэмиттерный транзистор, база которого соединена с базой и-типа тиристора, коллектор — с базой р-типа

30 тиристора, вторые эмиттеры транзистора и тирисгора подсоединены к шине стробирующего имг:.ульса записи, а первые эмиттеры подсоединены к информационным входным шинам.