Запол\инающее устройство

 

Е 382I47

Союз Советских

Социалистических

Республик

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства ¹

Заявлено 25.Х.1971 (№ 1708466/18-24) с присоединением заявки ¹

Приоритет

Опубликовано 22.V.1973. Бюллетень № 22

Дата опубликования описания 2Х111.1973

М. Кл. G 11с 19/00

Комитет пе делам изобретений и открытий при Совете 1т1инистров

СССР

УДК 681.327.6 (088.8) Авторы изобретения

В. И. Корнейчук, В. В. Сыров и Ю. М. Тягай

Заявитель

Киевский ордена Ленина политехнический институт им. 50-летия

Великой Октябрьской социалистической революции

ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Известно запомина:ощее устройство (ЗУ), содержащее накопительные блоки, coстоящие из запоминающих ячеек, объедипенных цепями сдвита,,регистр адреса, дешифратор адреса, выходы которого подключены к одним входам выходных запоминающих ячеек накопительных блоков, другие входы которых подсоединены к регистру слова, блок управления и схемы «И».

Недостатком известного ЗУ является з11ачнтельное количество адресных LUHII, что усло>княет устройство и снижает его надезкность.

Описываемое ЗУ отличается от известного тем, что оно содержит схему анализа адреса, входы которой подключены соответственно к регистру адреса и блоку управления, а вылоды — ко входам дешпфратора адреса и к одним входам схем «И», другие входы которых соединены с блокогм управления, а выxoäû— с регистром слова и с управляющими входами выходных запоминающих ячеек.

Указанные отличия позволяют упростить устройство и повысить его надежность, С целью увеличения оыстродействия устройства целесообразно схему анализа адреса выполнить состоящей из вы.титающего блока. вход которого подключен к одному входу схемы анализа адреса, регистра исполнительного адреса, вход которого подсоединен к выходу вычитающего блока, а выход — к выходу схемы анализа адреса, счетчика текущего адреа, Вход кот01 Ого сВязан со Входом счетчика исполнительного адреса, выход которого под= ключен к запрещающему входу схемы запрета, второй вход которого связан с друп1м входом схемы анализа адреса, а выход— со входом счетчика исполчпте lbH010 адреса.

Ha -tep t.c e изобра tie,а блок-схема пред 10женного ЗУ.

10 ЗУ содержит регистр слова 1 с информационными входами 2. соединенными с выходами схем «ИЛИ» т (условно показана одна схема

«ИЛИ»), кото ые объед1гняют информационные выходы накопителя 4 it входы записи 5.

15 Накопитель 4 представляет собой замкнутые в кольцевую схему и объединенные целями сдв1гга вверх нлн вниз (цепи сдвига на чертеже не показаны) запоминающие ячейки, конструктивно 11ходтпцие в накопительные

20 блоки 6, ка хкды и 11з 1;QTo" btx содержит Выходную заломи:1ающую ячейку 7. связанну1о с регистром слова 1 и дешнфратопом адреса о, Управляющие входы вьтходпы.; за чоминаюгцих ячеек 7 накопителя 4 связаны с выходом

25 схемы «И» 9, один вход которой соединен с блоком управления 10, а другой — с выходом счетчика 11 исполнительного адреса схемы 12 анализа адреса.

В схему 12 анализа адреса входят также

30 вычитаюп;ий блок 18, счетчик 14 текущего

382147 адреса с информационным входом 16, регистр

16 исполнительного адреса и схема запрета (7 с запретом по входу, соединенному с выходом счетчика 11 исполнительного адреса.

Второй вход схемы 17 подкл|очен к блоку управления 10, а,выход — к входу 18 счетчика

14 текущего адреса и входу (9 счетчика 11 исполнительного адреса. Входы вычитающего блока 13 связаны со счетчиком 14 текущего адреса и регистром 20 адреса, имеющего информационный вход 21. Выходы вычитающего блока И соединены со входами регистра 16 исполнительного адреса, связанного с дешифратором 8,,и счетчика 11 исполнительного адреса.

Блок управления 10 связан с управляющими входами схемы 12 анализа адреса и через схему «И» 22 с управляющими входами регистра слова 1, информационные выходы которого подключены к информационным входам накопителя 4.

Описываемое ЗУ работает следующим образом.

На, информационные входы 21 регистра адреса 20 поступает адрес слова, которое необходимо считать ил и записать. На вычитающем блоке 18 из содержимого регистра 20 вычитается код, находящийся в счетчике 14 текущего адреса. Этот код представляет собой адрес слова, находящегося в выходной запоминающей ячейке первого накопительного блока 6, Результат вычитания представляет собой ис полнительный адрес слова, первая часть которого А1,переписывается в регистр 16 исполнительного адреса, а вторая — адрес А — в счетчик 1(исполнительного адреса. Лдрес

А> поступает в дешифратор 8, при помощи которого выбирается один из блоков 6 накопителя 4. Лдрес А> определяет количество сдвигов в накопителе 4, необходимых для перемещения слова из ячейки, указанной адресом А,, в выходную ячейку 7 выбранного деши|фратором 8 блока 6 накопителя 4.,При каждом сдвиге, который осуществляется под воздействием управляющего сигнала с блока управления 10 через схему запрета 17, в счетчик 14 текущего адреса, по входу 18 добавляется «+ 1», а в счетчик 11 исполнительного адреса по входу 19 добавляется « — !».

При пулевом состоянии счетчика !1 с с"o выхода снимается сигнал, который блокирует схему 17, и сдвиги прекращаются. Этот же сигнал открывает схемы «И» 9 и схему «И»

22, через которые проходят сигналы с блока управления 10, разрешающие выборку слова.

При считывании слово нз выбранной выходной ячейки переписывается через схему

«ИЛИ» 8 в регистр слова 1.

10 Блок управления 10 синхронизирует также работу блоков схемы 12 ана.чиза адреса. На его входы подаются сигналы начала операции, чтения, записи, а с выхода снимается сигнал «конец операции».

Предмет изобретения

1. Запоминающее устройство, содержащее накопительные блоки, состоящие из заломи20 нающих ячеек, объединенных цепями сдвига, регистр адреса, дешифратор адреса, выходы которого подключены к одним входам выходных запоминающих ячеек накопительных блоков, другие входы которых подсоединены к

25 регистру слова, блок управления и схемы

«И», отличающееся тем, что, с целью прощения устройства и повышения его надежности, оно содерхкит схегму анализа адреса, входы которой подключены соответственно к регист30 ру адреса н блоку управления, а выходы — ко входам дешифратора адреса и к одним входам схем «И», другие входы которых соединены с блоком управления, а выходы — с регистром слова и с управляющими входами выЗ5 ходных запоминающих ячеек.

2. Запоминающее устройство ino п. 1, отличаюи ееся тем, что, с целью увеличения быстродействия, схема анализа адреса содержит вычитающий блок, вход которого, подключен

40 к одному входу схемы анализа адреса, регистр исполнительного адреса, вход которого подсоединен к выходу вычитающего блока, а выход — к выходу схемы анализатора адреса, счетчик текущего адреса, вход которого

45 связан со входом счетчика исполнительного адреса, выход которого подключен к запрещающему входу схемы запрета, второй вход которой связан с другим входом схемы анализа адреса,, а выход — со входом счетчика

50 исполнительного адреса.

Редактор Б. Нанкина

Составитель В. Рудаков

Техред Т. Ускова

Корректор Е, Сапунова

Заказ 2134/19 Изд. № 1525 Тираж 576 Подписное

ЦНИИПИ Комитета по делам изобрстений и открытий при Совете Министров СССР

Москва, )К-35, Раушская наб., д. 4 5

Типография, пр. Сапунова, 2