Запоминающее устройство

 

ОП ИСАЙ И Е

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскими

Социалистических

Республик

Зависимое от авт, свидетельства №

Заявлено 16.Ш.1970 (№ 1415174/18-24) с присоединением заявки №

Приоритет

Опубликовано 14Л 1.1973. Бюллетень № 26

Дата апубли кования описання 2О.Х1.1973

М. Кл. G I ic 11/02

Гасударственный комитет

Совета Министров СССР по делам изооретеннй н открытий

УДК 681.327.66 (088.8) Авторы изобретения

В. А. Гайскик и В. Я. Литуев

Морской гидрофизический институт AH Украинской ССР

Заявитель

ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Изобретение относится к области вычислительной техники и может быть использовано в вычислительных и автоматических системах, содержащих оперативные запоминающие устройства (ОЗУ) с произвольной выборкой.

Известны совмещенные запоминающие устройства (ЗУ) с произвольной выборкой чисел полными токами, использующие в качестве элемента памяти ячейку из трех или четырех ферритовых сердечников с прямоугольной петлей гистерезиса, объединенных витком связи и прошитых шинами смещения, записи, считывания и выходными.

Такие устройства обладают высокой параметрической надежностью в широком интервале температур окружающей среды и изменений питающих напряжений благодаря использованию полноточного принципа считывания.

Однако недостатком известных ЗУ является их низкая структурная надежность, заключающаяся в том, что отказ одного элемента зачастую приводит к отказу значительной части или всего ЗУ в целом.

Целью предлагаемого изобретения является увеличение среднего времени функционирования ЗУ путем введения резервных «разрядов» в накопитель и разрядную часть и реализации скользящего замещения отказавших

«разрядов» с помощью блока управления резервом прн иопользова нпп сигналов исправностии (неисправности) разрядных цепей на дополнительных контрольных выходных шинах, прошивающих накопитель.

5 В известном ЗУ, совмещающем оперативную и постоянную память на уровне запоминающей ячейки в режимах ОЗУ или ПЗУ, всегда переключается один нлн запоминающн11, или компенсирующий сердечник. На до10 полнительной выходной шине, пронизывающей оба эти сердечника, последовательно в одном разряде всех чисел в обоих режимах формируется контрольный сигнал, свидетельствующий об исправности разрядной цепи

15 (формирователь записи, ячейка памяти). При выходе разрядной цепи («разряда») из строя сигнал на контрольной шине отсутствует.

Это используется для замещения отказавших

«разрядов» исправными из резерва.

20 Предполагается, что информационные слова (числа) имеют т разрядов, избыточное

ЗУ имеет и разрядов, резервные (и — m) разрядов расположены на разрядной сетке справа.

25 Перед записью числа в накопитель и при наличии отказа разрядов замещение из резерва осуществляется рассредотачиванием числа вправо по исправным разрядам.

После выборки числа из накопителя при

3п наличии отказавших разрядов, в которые за5

15 пись информации не производилась, осуществляется свертывание числа вправо на регистре числа.

Количество отказавших разрядов при этом не должно превышать (n — m), в противном случае имеет место отказ всего ЗУ.

Операция замещения и свертки реализуется блоком управления резервом. При использовании «горячего» резерва, например в 5

«разрядов», среднее время функционирования разрядной части предлагаемого устройства между отказами увеличивается почти в три раза по сравнению с неизбыточным устройством независимо от его сложности. Коэффициент избыточности разрядной части и накопителя ЗУ при этом будет равен nlт, т. е. при

m= 16 — 36 и и=21 † значение и1т близко к единице. Дальнейшее увеличение количества «горячих» резервных «разрядов» не эффективно, как это известно из предельных законов теории надежности.

В предлагаемом устройстве (и — т) отказавших «разрядов» автоматически замещаются исправными только для ОЗУ. В случае совмещенного ЗУ и отказов в «разрядах» для

ПЗУ информация не восстанавливается. После каждого обнаруженного и замещенного отказа в предлагаемом ЗУ необходимо произвести обновление информации в ОЗУ.

На фиг. 1 представлена структурная схема предлагаемого ЗУ; на фиг. 2 — структурная схема блока управления резервом в разрядной ":àñòè ЗУ.

Магнитный накопитель 1 состоит из запоминающих ячеек, включающих сслектирующий 2, компенсирующий 8 и запоминающий

4 сердечники с ППГ, объединенные витком связи 5 и прошитые шинами считывания б, записи 7, выходными шинами 8 ОЗУ, выходными шинами 9 ПЗУ и разрядными контрольными выходными шинами 10, каждая из которых пронизывает последовательно запоминающие и компенсирующие сердечники одного разряда всех чисел. Шины смещения, обязательные для известных совмещенных ЗУ, на фигурах не показаны.

Для записи информации в накопитель 1 служат разрядные формирователи записи 11.

Усилители считывания 12 воспроизводят сигналы с накопителя, поступающие через вентили 18 в режиме ОЗУ и вентили 14 в режиме

ПЗУ, далее по шинам 15 на регистр числа

lб, откуда поступают на выход из ЗУ и на вход разрядного формирователя записи 11 по шинам 17.

Шины 18 и 19 предназначены для коммутаций усилителей считывания в режимах

ОЗУ и ПЗУ. Контрольные сигналы по шине

10 поступают на усилители контрольного сигнала 20 и далее по шинам 21 — на блок управления резервом 22. Блок управления резер вом имеет в своем составе п-разрядный параллельный регистр 23, предназначенный для запоминания кода «разрядных» отказов, группу вентилей 24 и 25 опроса регистра 28, 20

65 группу вентилей 2б сдвига правой части числа вправо и вентилей 27 сдвига левой части числа вправо на регистре числа lб. Обязательные для известных ЗУ вентили опроса регистра числа при записи в накопитель на рисунке не показаны.

Вход 28 блока управления резервом используется для подачи сигналов опроса регистра 28 по вентилям 24 и 25. Вход 29 предназначен для включения цепи вентилей 2б при замещении отказавших разрядов (рассредотачивания числа на регистре числа), вход

30 — для включения цепи вентилей 27 в режиме свертки числа, принятого из накопителя в регистры числа. Выход 81 служит для контроля отказа ЗУ в целом при заданном.

Работа устройства происходит следующим образом.

В режиме за писи числа в на копитель по заданному адресу осуществляется считывание числа и прием кода отказов на регистр 28 в блоке управления резервом 22. Отказавшим разрядам соответствует состояние «0» триггеров регистра 28. На вход 28 подается пачка импульсов (n — т+1) импульсов опроса регистра 23. Цепочка вентилей 2б открыта сигналом на входе 29, Если отказавших «разрядов» в ЗУ нет, то все триггеры в регистре 28 находятся в состоянии «1», и первый импульс опроса проходит цепочку открытых вентилей

25 на вход 28, что является признаком исправности ЗУ, и запись числа, занимающего

m левых разрядов регистра числа lб в накопитель, производится известным способом.

Если имеется отказавший «разряд», например, lр (ф иг. 2), то триггер в регистре 23 находится в состоянии «0», управляемый им вентиль 24 открыт, а вентиль 25 закрыт.

Первый пришедший сигнал опроса проходит через вентиль 24, устанавливает триггер в состояние «1» и, начиная с lр разряда, сдвигает число вправо на регистре числа lб, проходя через цепочку открытых вентилей 2б.

Установившись в состояние «1», триггер открывает вентиль 25. Второй импульс опроса регистра кода отказов достигает следующего триггера, который находится в состоянии «0» (отказавшего «разряда») и формирует сдвиг вправо лежащей от него справа части числа на регистре lб аналогичным образом или поступает на выход 31, если более отказов нет.

Если на выходе 81 «е появляется сигнал после (и — т+1)-го импульса опроса, то количество отказавших «разрядов» превышает количество резервных «разрядов». Это свидетельствует об отказе ЗУ в целом при заданном m.

Таким образом, перед записью в накопитель при наличии отказавших «разрядов» осуществляется рассредотачи вание m-разрядного числа на и-разрядном регистре числа, что эквивалентно «скользящему» замещению отказавших «разрядов» из «горячего» резерва, 386442

В режиме считывания числа из накопителя по заданному адресу осуществляется считывание числа из накопителя 1 на регистр числа 16 и одновременно «кода отказов» на регистр 28.

Далее опрос регистра кода отказов производится таким же образом, как выше описывалось для режима записи. Отличие в работе блока управления в этом режиме состоит в том, что цепочка вентилей 27 открыта сигналом по входу 80, цепочка вентилей 26 закрыта и подается (и†m) сигналов опроса на вход 28. Формируемые при опросе регистра

28 сигналы сдвига поступают через цепочку вентилей 27 на часть числа, лежащую слева от очередного «0» в регистре 28. Происходит свертка числа вправо на регистре числа 16.

В результате свертки считанное из накопителя 1 число занимает т крайних правых разрядов в регистре числа 16, откуда оно может пересылаться во внешние устройства.

Предмет изобретения

5 Запоминающее устройство, содержащее накопитель на ферритовых сердечниках, объединенных витком связи и прошитых шинами считывания, записи, смещения и выходными шинами, разрядную и адресную части, отличаю10 и ееся тем, что, с целью повышения надежности работы устройства, запоминающие и компенсирующие сердечники одного разряда всех чисел последовательно прошиты контрольной шиной, разрядная часть и накопитель содер15 жат резервные разряды и блок управления резервом, выполненный на параллельном регистре када отказов с логическими схемами опроса, переноса и сдвига правой и левой частей числа.

386442 (= 71 /)P

k

/5 /7

5 /7 /5 /7

/5 /7 /5 /7

Составитель Е. Иванеева

Техред Е. Борисова

Корректоры: Н. Учакииа и М. Лейзерман

Редактор Е. Семанова

Заказ 3023/1 Изд. № 1724 Тираж 576 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2