Запоминающее устройство
ОПИСАНЙ Е
ИЗОБРЕТЕН ИЯ
Союз Соеетскйк
Социалистических
Республик
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Зависимое от авт. свидетельства ¹
Заявлено 08.XII.1969 (№ 1382673/18-24) с присоединением заявки №
Приоритет
Опубликовано 08.11.1973. Бюллетень № 10
Дата опубликования оппсания 31.V.1973.Ч. Кл. О 11с 11.00
Ci 11с 7, 02
Комитет по лелем изобретений н открытий прн Совете Мнннстрое
СССР
УД1(681.327.66(088.8) Автор изобретения
М. Я. Эйнгорин
Горьковский исследовательский физико-технический институт
Заявитель
ЗАПОМИ НАЮЩЕЕ УСТРОЙСТВО
Предлагаемое изобретение относится к запоминающим устройствам и предназначено для использования во всевозможных вычислительных управляющих системах.
Известны запоминающие устройства с совпадением сигналов, содержащие 2. однотипных матриц запоминающих элементов, каждый из которых прошит К шинами, принадлежащими одной из К систем ортогональных прошивок.
Целью предлагаемого изобретения является увеличение отношения сигнал/помеха а и уменьшение числа управляющих шин.
Согласно изобретению поставленная цель достигается тем, что однотипные прошивки запоминающих матриц соединены параллельно со сдвигом от матрицы Z, < к матрице Z, на величину г,,=а« >(/ — 1), где К вЂ” номер
1-т ° прошивки и 0(а > Рассматривается запоминающее устройство на плоских платах с а(/к, при том же количестве дешифрирующих шин объем памяти может быть XpYpZp, где Xp< Yp, Zp(Yp. При повторении каждой из конфигураций последовательного соединения плат m раз получается запоминающее устройство для хранения ХюУюЕю.m-разрядных слов. Число прошивок К, которое может быть взято для реализации такого запоминающего устройства при а(/z, составляет K На фиг. 1 и 2 изображены соединенные последовательно (параллельно) Zp однотипных плат с ХюУю запоминающими элементами. На фиг. 3 представлено запоминающее устройство, содержащее платы 1, II,..., VII размером 7Х7 запоминающих элементов. В каждой плате запоминающего устройства выполнено по К=6 (из К,„.:„-=8 возможных) ортогональных прошивок К; (т= — 1,2....6). На каждой плате показано по одному элементу К! (j=1,2..... 7) каждой прошивки. Последовательно соединены Zp=7 плат (соедппсние может быть и параллельным). В плате 1 15 совпадают в одном запоминающем элементе шесть сигналов, в остальных платах — не более двух. Все элементы прошивки К«(j j), не показанные на чертеже, имеют сдвиг в соединении от платы Z — 1 (1 Из приведенного примера видно, что для ЗУ объемом 7Х7Х7 бит имеем всего 6Х7 шин, соединенных с источником сигналов, платы 7Х7 соединены последовательно. Все платы не 25 связаны прошивками в едпныи неразборныи куб, ce=1/3. Предмет изобретения Запоминающее устройство, содержащее Z 30 однотипных матриц запоминающих элементов, PuZ 1 цниипи Заказ 1704, 17 Тираж 576 Подписное Типография, пр. Сапунова, 2 каждый из которых прошит К шинами, принадлежащими одной из К систем ортогональпых прошивок, отличи/ощеесятем, что, с целью увеличения отношения сигнал/помеха и уменьшения числа управляющих шин, одно/4, типные прошивки запоминающих матриц соединены параллельно со сдвигом от матрицы Z,, к матрице Z; на величину r,,=a;< > (— 1), где К вЂ” номер прошивки и 0(cx(R)(Z — 1. 
