Пороговое логическое устройство

 

ОП ИСАН И Е

ИЗОБРЕТЕНИЯ

399823

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства №

Заявлено 24.1Х.1971 (№ 1699540/18-24) М. Кл. G 05Ь 1/01

Н 03k 19/08 с присоединением заявки ¹

Гасударственный комитет

Совета Министрав СССР по делам изобретений и открытий

Приоритет

Опубликовано ОЗ.Х.1973. Бюллетень № 39

Дата опубликования описания 21.III.19 4

УДК 681.325.65:62-52 (088.8) Авторы изобретения

В. В. Овчинников и О. М. Рякин

Заявитель

ПОРОГОВОЕ ЛОГИЧЕСКОЕ УСТРОЙСТВО

Изобретение относится к области автоматики и вычислительной техники.

Известны пороговые логические устройства, содержащие суммирующую пятивходовую схему, выполненную на входных и промежуточных диодах, аноды входных и промежуточных диодов соединены соответственно и подключены через резисторы к одному из источников питания, а катоды промежуточных диодов соединены с выходом суммирующей схемы, который подключен через последовательную диодно-резистивную цепь соответственно ко входам трех дискриминаторов.

Предложенное устройство отличается от известных тем, что в него введены два выходных усилителя, выполненных на транзисторах

Шоттки с заземленным эмиттером, база каждого из которых присоединена соответственно к выходу первого и второго дискриминатора, а их входы соединены через дополнительные диоды, включенные в обратном направлении, с выходом третьего дискриминатора.

Выходы дискриминаторов и коллекторы выходных усилителей через соответствующие резисторы соединены с другим источником питания. Каждый дискриминатор выполнен на транзисторе с заземленным эмиттером и туннельном диоде, включенном параллельно базово-эмиттерному переходу транзистора, база и коллектор которого соединены соответственно со входом и выходом дискриминатора.

Это позволяет увеличить быстродействие устройства.

Блок-схема предложенного устройства приведена на чертеже.

5 Устройство содержит суммирующую пятивходовую схему 1, выполненную на входных

2 и промежуточных 3 диодах, аноды которых соединены и подключены через соответствующие резисторы 4 к одному из источников пи10 тания 5. Катоды промежуточных диодов 3 соединены с выходом суммирующей схемы 1, которая подключена через соответствующую последовательную днодно-резистивную цепь 6—

11 ко входам дискриминаторов 12 — 14, каж15 дый из которых выполнен на транзисторе

15 — 17 с заземленным эмиттером и туннельном диоде 18 — 20.

Кроме того, устройство содержит два выходных усилителя 21, 22, база каждого из ко20 торых соответственно присоединена к выходу дискриминаторов 12, 13, а их входы соединены через дополнительные диоды 23, 24, включенные в обратном направлении, с выходом дискриминатора 14. Выходы дискриминато25 ров 12 — 14 и коллекторы выходных усилителей 21, 22 через соответствующие резисторы

25 соединены с другим источником питания 26.

В исходном состоянии входные диоды 2 являются проводящими и через резисторы 4 то30 ки протекают. Транзисторы 16, 17 закрыты, а выходные усилители 21, 22 открыты.

399823

Следовательно, на выходах устройства действует низкий уровень выходного напряжения, соответствующий комбинации «00».

В результате запирания входным сигналом одного из входных диодов 2 ток через соответствующий резистор 4 течет через цепочки диод — резистор 6 — 11 к туннельным диодам

18 — 20. При этом величины сопротивлений резисторов 4 и 7, 9, 11 берут равными друг другу, так как все входы устройства имеют равные веса, а резисторы 7, 9, 11 служат для выравнивания и имеют малую величину сопротивления (10 — 100 ом) .

Так как величины пиковых токов переключения туннельных диодов 18, 19, 20 должны удовлетворять условию

1пик.д 1а З4я, пик.д lg — — 4 я< пик.„,gp: 54, где я, — ток, протекающий через каждый резистор 4, а величина тока через резистор 25 (когда транзистор 15 закрыт) соответствует

Кя„— Зся, (2) при закрывании одного из входных диодов 2 переключается в высоковольтное состояние туннельный диод 19, так как к его положительному выводу течет ток, равный

iz, + р,, — 4ip, .

Следовательно, транзистор 16 насыщается и закрывает транзистор 22, в результате чего ца одном выходе устройства появляется «1», а на другом выходе «О». При запирании двух (входных диодов 2) переключается и транзистор 17, так как

2iр, + ig, = 5ið,, (4)

При этом оба транзистора 21, 22 закрываются, и на выходах устройства появляются две «единицы» (высокие уровни напряжения).

При запирании трех диодов (входных диодов 2) переключается в насыщенное состояние транзистор 15, так как выполняется первое из условий (1). Ток iraq протекает только через транзистор 15. В этом случае остальные транзисторы 16, 17 снова закрыты, так как остальные два из условий (1) не выполняются. Следовательно транзисторы 21, 22 насыщаются и на обоих выходах устройства появляются низкие уровни выходного напряжения, соответствующие комбинации «00».

При запирании четырех входных диодов 2 суммарный ток 4i р, переключает тунпельные диоды 18, 19 и транзисторы 15, 16, в результате чего на выходах устройства появляется сигнал «10». При запирапии пяти входных диодов 2 точно так же переключаются туннельные диоды 18 — 20 и транзисторы 15, 16, 17, 21, 22, в результате чего на выходах устройства появляется сигнал «11». Таким образом реализуется таблица истинности.

Выходы устройства

Комбинация входных сигналов на выходных диодах 2

4 5 второй первый

0

0

0

0

1

Предмет изобретения

1. Пороговое логическое устройство, содержащее суммирующую пятивходовую схему, выполненную на входных и промежуточных

30 диодах, аноды входных и промежуточных диодов соединены соответственно и подключены через резисторы к одному из источников питания, а катоды промежуточных диодов соединены с выходом суммирующей схемы, коЗ5 торый подключен через последовательную диодно-резистивную цепь соответственно ко входам трех дискриминаторов, отличающееся тем, что, с целью увеличения быстродействия устройства, в него введены два выходных усили40 теля, выполненные на транзисторах Шоттки с заземленными эмиттерами, база каждого из которых присоединена соответственно к выходу первого и второго дискриминатора, а их входы соединены через диоды, включенные в

45 обратном направлении, с выходом третьего дискриминатора, причем выходы дискриминаторов и коллекторы выходных усилителей через соответствующие резисторы соединены с другим источником питания.

2. Устройство по п. 1, отличающееся тем, что в нем каждый дискриминатор выполнен на транзисторе с заземленным эмиттером и туннельном диоде, включенном параллельно базово-эмиттерному переходу транзистора, база и коллектор которого соединены соответственно со входом и выходом дискриминатора.

399823

26

Составитель Ю. Козлов

P едактор Е. Кравцова Текред Е. Борисова Корректор Е. Хмелева

Заказ 617/1 Изд. № 224 Тираж 7SO Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, jK-35. Раушская наб., д. 415

Типография, пр. Сапунова, 2