Патент ссср 402067

 

402067

О П И С А Н И Е

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 04.1.1972 (ЭЬ 1734619/18-24) М. Кл. G 11с 19, 00

G 06f 11/00 с присоединением заявки №

Приоритет! асударственный комитет

Совета Министров ",ССр оо делам изобретений и открытий

УДК 681.332.65(088.8) Опубликовано 12.Х.1973. В!оллетень ¹ 41

Дата оп бликования описания 18.П.1974

Авторы изобретения

А. А. Метешкин, Н. Д. Рябуха и В. А. Толстохатько

Заявитель

РЕГИСТР С КОРРЕКЦИЕЙ ОШИБОК

Изобретение относится к цифровой вычислительной технике.

Устройство может быть использовано в особо ответственных узлах, отказы элементов которы.; могут привести к катастрофическим последствия м.

Известен регистр с коррекцией ошибок, содержащий триггеры со счетными входами, элементы «И» и «ИЛИ» приема числа, элемент «ИЛИ», расширитель и инвертор, причем каждый триггер содержит цепь обратной связи, сос!оящую из элемента «ИЛИ» выходов триггеров, дифференцирующей цепи, элемента «И» и элемента задержки. В этом регистре нет блокировки считывания искаженной информации, а также нельзя проследить за восстановлением сбившихся триггеров.

Предлагаемый регистр отличается от известного тем, что, с целью повышения надежности, он содержит третий элемент «И» выработки сигнала блокировки. Выходы дифферсtiцирующих цепей через четвертый элемент

«ИЛИ» подключены к первому входу третьего элемента «И» выработки сигнала блокировки, в!Ороп Вход которого связан с выходом элсмснта «I-IЕ».

Регистр содержит также элемент запрета, четвертый элемент «И» и второй элемент задержки. Выход третьего элемента «И» выработки сигнала блокировки через второй элемент задержки присоединен ко входу элемента запрета. Запрещающий вход элемента запрета соединен с выходом четвертого элемента «И», первый вход которого подключен к выходу расширителя, а второй — к выходу четвертого элемента «ИЛИ».

На чертеже представлена блок-схема предлагаемого регистра.

Прп наличии на шине 1 сигнала приема ин1р формация через элементы «И» 2 и «ИЛИ» 3 записывается в триггеры 4. Одновременно с этим на вы. оде элемента «IIЛИ» 5 появляется сигнал, которьш через расширитель 6 и элемент «EIE» 7 поступает на первые входы

15 элемента «И» 8 и элемента <И» выработки сигнала блокировки 9. Он запрещает прохождение через эти элементы «И» сигнала, возникшего на выходе триггера 4 после его переброса и прошедшего через элемент «ИЛИ» вы2р ходов триггера 10 и дифференцирующую цепь

11 на второй вход элемента «И» 8, а также через многовходовый элемент «ИЛИ» 12 на второй вход элемента «И» 9. При этом сигнал блокировки па выходе 13 элемента «И» 9 от2s сутствует.

В слу !ае самопроизвольного переброса триггера 4 сигнал запрета па входах элементов «11» 8 и 9 отсутствует, поэтому сигнал, возникпгпй на выходе дифферснцпрующей цечп пи 11, приводит к появлению на шине 13 сиг402067 нала блокировки. Этот жс сигнал (с выхода дифферепцирующей цепи 11) проходит через элемент «И» 8, элемент задержки 14, элемент

«ИЛИ» 3 и вновь перебрасывает триггер 4, восстанавливая исходную информацию. В ре- 5 зультатс повторного переброса триггера 4 íа выходе дифферепцирующей цепи Il вторично возникает сигнал, который проходит через многовходовьш элемент «ИЛИ» 12 па первый вход элемента «И» 15. Так как па втором вхо- 1р де последнего в это время действует разрешающий сигнал с выхода расширителя б, то на запрещающем входе элемента «НЕ» Iб появляется сигнал, запрещающий прохождение через этот элемент сигнала блокировки, по- 15 ступающего в этот момент па его второи вход с ппшы 13 через элемент задержки 17.

Сигнал, возникший в результате повторного переброса триггера 4, не проходит через 20

:- -элементы «И» 8 и 9, так как па их вторые входы подается запрещающий сигнал с выхода элемента «НЕ» 7.

Следовательно, при восстановлении информации сигнал отказа на выходе элемента

«НЕ» 16 отсутствует, а на шине 13 сигнал блокировки вторично пе появляется.

Если же, в результате невосстанавливаемого отказа, повторного переброса триггера 4 пе ç0 произошло, сигнал на выходе дифференцирующей цепи и на запрещающем входе элемента

«НЕ» 16 отсутствует, а на выходе этого элемента появляется сигнал отказа.

Предмет изобретения

Регистр с коррекцией ошибок. каждый разряд которого содержит триггер со счетным входом, который соедине с выходом первого элемента «ИЛИ», один из входов которого соединен с выходом первого элемента «И», первьш вход которого соединен с шиной сигнала приема числа, второй — с шиной входного сигнала, выходы триггера соединены через элемент «ИЛИ» и дифференцирующую цепь с первым входом второго элемента «И», выход которого соединен через элемент задержки со вторым входом первого элемента

«ИЛИ», выход которого соединен также со входом третьего элемента «ИЛИ», выход которого через расширитель и элемент «НЕ» соединен со вторым входом второго элемента

«И», отличающийся тем, что, с целью повышения надежности, оп содержит третий элемент «И» выработки сигнала блокировки, элемент «НЕ», четвертый элемент «И», второй элемент задержки и четвертьш элемент

«ИЛИ», причем выходы дифференцирующей цепи каждого разряда через четвертый элемент «ИЛИ» подключены к первому входу третьего элемента «И», второй вход которого соединен с выходом элемента «НЕ»; выход третьего элемента «И» через второй элемент задержки соединен со входом элемента «НЕ», запрещающий вход которого соединен с выходом четвертого элемента «È», первый вход которого подключен к выходу расширителя, а второй — — к выходу четвертого элемента

«ИЛИ».

402067

Составитель P. Яворовская

Текред Л. Грачева Корректор T. Дооровольская

1 сдактор Н. Кретова

Заказ

Типография, пр. Сапунова, 2

275:18 Изд. ¹ 104 TIið;.æ 5 6 По„, „

ЦНИИПИ Государственного комитета Сове а Минист1ов СССР па делам гизобретенсий и открытий

Москва, Ж-35, Раугнская наб.. д. 4,5

Патент ссср 402067 Патент ссср 402067 Патент ссср 402067 

 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано в различных цифровых устройствах, работающих в условиях воздействия помех

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и систем управления, работающих в условиях воздействия помех

Изобретение относится к сдвиговым регистрам, включающим в себя множество каскадированных ступеней, каждая из которых имеет входной вывод и выходной вывод

Изобретение относится к вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также в устройствах диагностирования

Изобретение относится к области вычислительной техники и может быть использовано при построении универсальных и специализированных управляющих устройств и устройств диагностирования

Изобретение относится к устройству обращения циклического сдвига и/или обращенного перемежения данных

Изобретение относится к программируемому материалу памяти и к ячейке памяти, содержащей указанный материал памяти, в частности к тонкопленочной ячейке памяти

Изобретение относится к вычислительной технике и может быть использовано при построении универсальных и специализированных автоматических управляющих устройств, а также в устройствах диагностирования

Изобретение относится к области вычислительной техники и может быть использовано при построении универсальных и специализированных управляющих устройств, а также в устройствах диагностирования
Наверх