Двухтактный регистр сдвига с обнаружением

 

Союз Советских

Социалистических

Республик

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт, свидетельства №

Заявлено 14 Ч1.1971 (№ 1668571/18-24) .Ч. Кл. G 06f 11/00

G 11с 19/00 с присоединением заявки №

Приоритет

Опубликовало 23.Ч.1973. Бюллетень № 23

Дата опубликования описания 05.IX.1973

Комитет по делам изобретений и открытий при Совете министров

УДК 681.332.65(088.8) Авторы изобретения

P. Э. Гут и В. Б. Погодин

Заявитель

ДВУХТАКТНЫЙ РЕГИСТР СДВИГА С ОБНАРУ)КЕНИ ЕМ

ОШИБОК

Изобретение относится к области вычислительной техники.

Известны однотактные регистры с обнаружением ошибок. Однако в них блок обнаружения ошибок пригоден только для класса однотактных регистров.

Известны также двухтактные регистры сдвига, в которых возможно возникновение необна руженных ошибок.,В предлагаемом двухтактном регистре для повышения надежности обнаружения ошибок первые выходы основного и вспомогательного триггера каждого разряда соединены со входами одного элемента, «ИСКЛЮЧЕННОЕ

ИЛИ», выход которого соединен со входом первого элемента «ИЛИ», вторые выходы основного триггера каждого разряда и вспомогательного триггера последующего разряда соединены со входами другого элемента «ИСКЛЮЧЕННОЕ ИЛИ», выход которого соединен со входом второго элемента «ИЛИ», выходы элементов «ИЛИ» соединены со входозо соответствующего ему элемента «И», другой вход которого соечинен с выходом дополнительного триггера, входы которого соединены с основ»ной и вспомогательной тактовой шиной, а выходы элементов «И» подключены ко входам третьего элемента «ИЛИ».

На фиг. 1 представлена функциональная схема предлагаемого устройства; на фнг. 2— временные диаграммы его работы.

Регистр сдвига состоит нз основных григге5 ров 1, 2, 8, вспомогательных триггеров 4, 5, б.

На входы регистра 7, 8 подаются соответственно основная и вспомогательная последовательность импульсов.

Одноименные (в рассматриваемой схеме—

1Q единичные) выходы основного и вспомогательного триггеров одного и того же разряда подключены и входам элементов «ИСКЛЮ -!ЕННОЕ ИЛИ» 9, 10, 11.

Триггеры 1 и 1 соединены с элементом 9, 15 триггеры 2 и 5 — с элементом 10, триггеры 8 и б — с элементом 11.

Выходы основного триггера каждого разряда и вспомогательного триггера следующего разряда связаны с другими элементами

20 «ИСКЛЮЧЕННОЕ ИЛИ» 12, 18, И.

В рассматриваемом случае нулевые выходы триггеров 1 и 5 связаны с элементом 12, триггеры 2 и 6 — с элементом 18 и т. д.

Выходы элементов «ИСКЛЮЧЕННОЕ

25 ИЛИ» 9, 10 и 11 связаны с входом элемента

«ИЛИ» 15, выхо ты элементов 12, 18, 14 — с входом элемента «ИЛИ» 16. Выходы элементов 15 и 16 чсрсз элементы «И» 17 и 18 подключены к входам элемснта «ИЛИ» 19. Вто30 рые входы элементов «И» 17 и 18 связаны с

383048

Y j выходами триггера 20, а его раздельные входы подключены к входам регистра 7 и 8:

Запись чисел в триггеры производится через схемы совпадений 21 — 82, связанные со входами регистра 7 или 8.

Цифровые обозначения на фиг. 2 указывают на то, что соответствующая диаграмма отражает изменение напряжения на выходе элемента схемы на фиг, 1, обозначенного той же цифрой (для триггеров — на единичных выходах), Первоначально рассмотрим случай, когда ошибки в регистре отсутствуют (см. фиг. 2,а).

Для конкретности предположим, что в основных триггерах регистра 1, 2 и 8 записано число «101» (считая слева). Приходящий первым на вход регистра 7 импульс вспомогательной последовательности производит запись во вспомогательные триггеры чисел, которые записаны в основных триггерах предыдущих разрядов. Поэтому с приходом вспомогательного импульса в триггере 5 запишется

«1», а в триггере б — «О». В триггере 4 запишется число из основного триггера предыдущего разряда, не показанного на чертеже, (например «О»). Таким образом, при исправной работе после поступления вспомогательного импульса, каждый основной триггер и вспомогательный триггер следующего разряда должны находиться в одинаковом состоянии. В рассматриваемом примере триггеры 1 и 5 находятся в состоянии «1», а триггеры 2 и

6 — в состоянии «О». К нулевым выходам триггеров 1, 5 и 2, 6 подключены элементы, реализующие логическую операцию «ИСКЛЮЧЕННОЕ ИЛИ».

Элемент «ИСКЛ10ЧЕННОЕ ИЛИ» дает на выходе нулевой сигнал только в том случае, когда сигналы на его входах имеют одинаковое значение. Поэтому в данном случае на выходах элементов «ИСКЛЮЧЕННОЕ ИЛИ» сигналы будут иметь нулевое значение.

Следовательно, на выходе элемента «ИЛИ»

16 сигнал также будет нулевым.

Поступивший на вход 7 вспомогательный импульс подается также на единичный вход триггера 20 и переводит его в единичное состояние. На единичном выходе этого триггера сигнал имеет единичное значение, а на нулевом выходе — нулевое значение. Эти сигналы поступают на входы элементов «И» 17 и 18.

Поэтому на выходе элемента 17 сигнал будет нулевым, а значение сигнала на выходе элемента 18 будет определяться тем, какой сигнал имеется на выходе элемента «ИЛИ» 16.

Поскольку в данном случае этот сигнал будет нулевым, то на входы элемента «ИЛИ» 19 поступают нулевые сигналы и на его выходе сигнал также будет нулевым, что свидетельствует об отсутствии ошибок в регистре на первом (вспомогательном) такте.

Далее на вход 8 поступает импульс основной последовательности. Этот импульс попадает на нулевой вход триггера и переводит его в нулевое состояние. Триггер открывает

Z5

65 ключ 17 и закрывает ключ 18. Поэтому сигнал на выходе ключа 18 принимает нулевое значение, а значение сигнала на выходе элемента «И» 17 совпадает с сигналом, поступающим на него с элемента «ИЛИ» 15.

Основной импульс, поступивший на вход 8, производит также запись в основные триггеры каждого разряда чисел, записанных к этому моменту во вспомогательных триггера того же разряда. B рассматриваемом примере триггер 2 окажется в состоянии «1», как и триггер 5, триггер 8 — в состоянии «О», как и триггер б.

Поскольку после прихода основного импульса основной и вспомогательный триггеры одного и того же разряда при исправной р".боте регистра должны находиться в одинаковых состояниях, сигналы на выходах элементов «ИСКЛЮЧЕННОЕ ИЛИ» 9, !О и 11 будут иметь нулевое значение и сигнал на выходе элемента «ИЛИ» 15 будет также нулевым. Этот нулевой сигнал через открытый элемент «И» 17 попадает на вход элемента

«ИЛИ» 19.

Следовательно, на выходе элемента 19 сигнал будет иметь нулевое значение, что свидетельствует об отсутствии ошибок в регистре на втором такте.

Итак в соответствии с данным предложением, двухтактный регистр сдвига снабжается двумя группами логических элементов «ИСКЛЮЧЕННОЕ ИЛИ». Одна группа (элементы 12, 18, 14) предназначена для контроля исправности работы регистра на вспомогательном такте (т. е. на отрезке времени между вспомогательным и основным импульсом), а вторая группа (элементы 9, 10 и 11) — для контроля на основном такте (на отрезке i,ðåмени между основным и следующим вспомогательным импульсами).

Выходы каждой группы объединяются с помощью элементов «ИЛИ» 16 и 15 и подключаются на время длительности соответствующего такта к выходам собирательной схемы

«ИЛИ» 19 с помощью триггера 20. Поэтому, если в процессе передачи информации на одном или другом такте в регистре возникнут ошибки, т. е. появится несогласованность между соответствующими триггерами, это сразу же будет зафиксировано соответствующим элементом «ИСКЛЮЧЕННОЕ ИЛИ».

Естественно, что ошибка, возникшая на соответствующем такте одновременно в двух триггерах, связанных с одним элементом «ИСКЛЮ -1ЕННОЕ ИЛИ», не будет обнаружена.

Однако вероятность таких ошибок, как показывают эксперименты, очень мала по срав.lpнию с вероятностью одиночных ошибок.

Для примера рассмотрим случай, когда при той же исходной комбинации состояний «101», на вспомогательном такте происходит сбой триггера 5 (см. фиг, 2,б). При этом триггер 5 вместо того, чтобы перейти в единичное состояние, как это должно быть при исправной работе, остается в нулевом состоянии, 383048

Следовательно, если сигналы на входах элемента «ИСКЛЮЧЕННОЕ ИЛИ» 12 будут ,разными, выходной сигнал этого элемента будет иметь единичное значение. Через элемент

«ИЛИ» 1б и открытую на вспомогательном такте схему «И» 18 единичный сигнал попадает на выход элемента «ИЛИ» 19, что свидетельствует об ошибках в регистре.

При аналогичном рассмотрении можно убедиться, что ошибки в регистре обнаруживаются и на основном такте.

Предмет изобретения

Двухтактный регистр сдвига с обнаружением ошибок, содержащий в каждом разряде основной и вспомогательный триггеры, входы которых соединены с соответствующими схемам и совпадений, элементы «И», «ИЛИ», «ИСКЛЮЧЕННОЕ ИЛИ», отличаlощайся тем, что, с целью повышения надежности обнаружения, первые выходы основного и вспомогательного триггера каждого разряда сое5 динены со входами одного элемента «ИСКЛЮЧЕННОЕ ИЛИ», выход которого соединен со входом первого элемента «ИЛИ», вторые выходы основного триггера каждого разряда и вспомогательного триггера после10 дующего разряда соединены со входами другого элемента «ИСКЛЮЧЕННОЕ ИЛИ», выход которого соединен со входом второго элемента «ИЛИ», выходы элементов «ИЛИ» соединены со входом соответствующего ему эле15 мента «И», другой вход которой соединен с выходом дополнительного триггера, входы которого соединены с основной и вспомогательной тактовой шиной, а выходы элементов «И» подключены ко входам третьего эле20 мента «ИЛИ».

383048 .76 — Ж

Составитель P. Яворовская

Редактор E. Гончар Техред Е. Борисова Корректоры А. Дзесова и E. Талалаева

Заказ 2379)2 Изд. № 615 Тираж 547 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, )К-35, Раушская наб., д. 4, 5

Типография, пр. Сапунова, 2

Двухтактный регистр сдвига с обнаружением Двухтактный регистр сдвига с обнаружением Двухтактный регистр сдвига с обнаружением Двухтактный регистр сдвига с обнаружением 

 

Похожие патенты:

Регистр // 378961

Г // 377887

Изобретение относится к вычислительной технике и может быть использовано в различных цифровых устройствах, работающих в условиях воздействия помех

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и систем управления, работающих в условиях воздействия помех

Изобретение относится к сдвиговым регистрам, включающим в себя множество каскадированных ступеней, каждая из которых имеет входной вывод и выходной вывод

Изобретение относится к вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также в устройствах диагностирования

Изобретение относится к области вычислительной техники и может быть использовано при построении универсальных и специализированных управляющих устройств и устройств диагностирования

Изобретение относится к устройству обращения циклического сдвига и/или обращенного перемежения данных

Изобретение относится к программируемому материалу памяти и к ячейке памяти, содержащей указанный материал памяти, в частности к тонкопленочной ячейке памяти

Изобретение относится к вычислительной технике и может быть использовано при построении универсальных и специализированных автоматических управляющих устройств, а также в устройствах диагностирования

Изобретение относится к области вычислительной техники и может быть использовано при построении универсальных и специализированных управляющих устройств, а также в устройствах диагностирования

Изобретение относится к цифровой вычислительной технике и может быть использовано в процессорах ЭВМ и в устройствах цифровой автоматики
Наверх