Устройство для вычисления корневых годографов систем автоматического унравления1изобретение относится к автоматике и телемеханике и предназначено для исследования динамических свойств систем автоматического управления.известны устройства для построения корневых годографов систем автоматического управления, содержащие вентили, группы вентилей, блоки памяти, схемы или, схемы задержки, схему сравнения, сумматор, выходы которого соединены с первыми входами одноименных вентилей первой и второй групп, первый регистр, выходы которого соединены с первыми входами соответствующих вентилей третьей группы, второй регистр, выходы которого соединены с первыми входами одноименных вентилей четвертой и пятой групп, первый счетчик, выходы которого соединены с первыми входами одноименных вентилей щестой и седьмой групп, второй счетчик, выходы которого соединены с первыми входами одноименных вентилей восьмой и девятой групп, триггеры и генератор импульсов.однако известные устройства имеют недостаточное быстродействие, невысокую точность работы и ограниченные функциональные возможности.

 

4O83I3

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВЙДЕТЕДЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 24.1.1972 (№ 1738407/18-24) с присоединением заявки №

Приоритет

Опубликовано 10.Х11.1973. Бюллетень № 47

Дата опубликования описания 15.IV.1974

М. Кл. G 061 15/34

Государственный комитет

Совета Министров СССР но делам изооретений и открытий

УДК 681.14-523.8 (088.8) Автор изобретения

Г. В. Римский

Заявитель

Минский радиотехнический институт

УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ КОРНЕВЫХ ГОДОГРАФОВ

СИСТЕМ АВТОМАТИЧЕСКОГО УПРАВЛЕНИЯ

Изобретение относится к автоматике и телемеханике и предназначено для исследования динамических свойств систем автоматического управления.

Известны устройства для построения корневых годографов систем автоматического управления, содержащие вентили, группы вентилей, блоки памяти, схемы ИЛИ, схемы задержки, схему сравнения, сумматор, выходы которого соединены с первыми входами одноименных вентилей первой и второй групп, первый регистр, выходы которого соединены с первыми входами соответствующих вентилей третьей группы, второй регистр, выходы которого соединены с первыми входами одноименных вентилей четвертой и пятой групп, первый счетчик, выходы которого соединены с первыми входами одноименных вентилей шестой и седьмой групп, второй счетчик, выходы которого соединены с первыми входами одноименных вентилей восьмой и девятой групп, триггеры и генератор импульсов.

Однако известные устройства имеют недостаточное быстродействие, невысокую точность работы и ограниченные функциональные возможности.

Целью изобретения является повышение быстродействия и точности работы, расширение функциональных возможностей устройства.

Для этого устройство содержит схему задания координат и два распределителя синхросигналов, первый вход первого из которых соединен с выходом генератора импульсов и с

5 первыми входами первого и второго вентилей, первый вход второго распределителя синхросигналов соединен с нулевым входом первого триггера и с соответствующим выходом первого блока памяти, вторые входы распре10 делителей синхросигналов соединены с выходом второго блока памяти, первый и второй входы которого соединены с первым и вторым входами третьего блока памяти и с первым выходом второго распределителя синхросиг15 палов, второй выход которого соединен с первым входом первой схемы ИЛИ, второй и третий входы которой подключены к соответствующим выходам первого и четвертого блоков памяти, выход первой схемы ИЛИ через

20 первую схему задержки соединен со вторыми входами вентилей первой, второй и третьей групп, третьи входы вентилей первой группы подключены к выходу второго триггера и ко второму входу первого вентиля, выход кото25 рого соединен с соответствующими входами четвертого блока памяти и со вторыми входами вентилей девятой группы, выходы вентилей которой подключены к соответствующим входам второй и третьей схем ИЛИ, выход

30 второй схемы ИЛИ соединен со входом второ408313

65 го регистра, выход третьей схемы ИЛИ через вторую схему задержки подключен ко вторым входам вентилей четвертой группы, выходы которой соединены с соответствующими входами четвертой схемы ИЛИ, выход которой соединен со входом сумматора, выходы которого подключены к соответствующим входам схемы сравнения, выход которой соединен со вторыми входами вентилей шестой и восьмой групп, выходы которых подключены к соответствующим выходам устройства, третьи входы вентилей второй группы подключены к выходу первого триггера и второму входу второго вентиля, выход которого подключен к соответствующим входам первого блока памяти и ко вторым входам вентилей седьмой группы, выходы которой соединены с соответствующими входами второй и третьей схем ИЛИ, один вход схемы сравнения соединен со входом схемы задания координат, с третьим входом первого распределителя синхросигналов и с одним выходом пятого блока памяти, другой выход которого соединен с четвертым входом первого распределителя синхросигналов, первый выход которого соединен с первым входом пятой схемы ИЛИ и с первыми входами вентилей десятой группы, второй выход первого распределителя синхросигналов соединен со вторым входом пятой схемы ИЛИ и с первыми входами вентилей одиннадцатой группы, выход пятой схемы

ИЛИ подключен к соответствующим входам пятого блока памяти, вторые входы одноименных вентилей десятой и одиннадцатой групп подключены к соответствующим выходам пятого блока памяти, выходы вентилей десятой и одиннадцатой групп подключены ко входам соответственно второй и шестой схем ИЛИ, третий выход второго распределителя синхросигналов соединен с соответствующим входом третьей схемы ИЛИ, четвертый выход второго распределителя синхросигналов соединен со вторыми входами вентилей пятой группы и с соответствующими входами пятого и шестого блоков памяти, выходы вентилей пятой группы подключены к соответствующим входам шестого блока памяти, выходы которого подключены к соответствующим входам пятого блока памяти, выходы вентилей первой, второй и третьей групп подключены соответственно ко входам третьего и второго блоков памяти и четвертой схемы ИЛИ, входы шестой схемы ИЛИ соединены с соответствующими выходами первого, третьего и четвертого блоков памяти, соответствующие входы второй схемы ИЛИ подключены к соответствующим выходам второго блока памяти, входы счетчиков подключены к соответствующим выходам схемы задания координат, единичный вход второго триггера и соответствующие входы схемы сравнения соединены с соответствующими входами устройства, единичный вход первого триггера соединен с нулевым входом второго триггера и с соответствующим выходом четвертого блока памяти, выход шестой схемы ИЛИ соединен со входом первого регистра.

Изобретение пояснено чертежами.

На фиг. 1 приведена блок-схема устройства; а фиг. 2 — функциональные схемы блока памяти и распределителя синхросигналов и их взаимосвязи.

Устройство для вычисления корневых годографов систем автоматического управления содержит блок исследования плоскости собственных частот 1, состоящий из блоков памяти

2,3,4 и 5, схем ИЛИ6,7,8,9и 10,схем задержки 11 и 12, регистров 13 и 14, счетчиков

15, 16, сумматора 17, схемы сравнения 18, схемы задания координат 19, генератора импульсов 20, триггеров 21, 22, вентилей 23, 24 и групп вентилей 25,26,27,28,2930, 31,32 и 33, и блок формирования фазовых углов 34, состоящий из блоков памяти 35, 36, распределителей синхросигналов 37, 38, схемы ИЛИ 39, групп вентилей 40 и 41.

Входы устройства обозначены цифрами 42 и 43, а выходы его — 44 и 45.

Кроме того, входы блоков памяти и распределителей синхросигналов обозначены через а, b, с, d е, а их выходы (шины) через

f, g, h, i.

На фиг. 2 дополнительно приведены входящие в состав блока памяти 36 счетчик адресов 46, дешифратор 47, матрица 48, выполненная, например, на ферритах, схема задержки 49 и входящие в состав распределителя синхросигналов 38 триггеры 50, 51 и вентили 52, 53.

Устройство работает следующим образом, Перед запуском устройства все регистры, счетчики, триггеры устанавливают в нуль.

В блок памяти 2 вводят абсциссы полюсов

o„, (v=1, 2, ... n) и нулей 6,,. (@=1, 2, т) передаточной функции разомкнутой цепи (р) F (p) У (Р— +1) (P — а) ° ° ° (Р— А и) (P — Pt) (P Ра) ° ° ° (Р— Рй у Фт (Р) Фп (Р) где К вЂ” общий коэффициент усиления системы автоматического управления (САУ), (р) — полином степени т; z<, z, ... zm— его нули, Ф„(р) — полином степени и; рь p>, ... р„— его нули, являющиеся одновременно полюсами функции F (p); р =6+А.

В блок памяти 3 перед началом работы вводятся ординаты полюсов о„, и нулей со< передаточной функции Р(р). Блок памяти 35 является постоянным и значения фазовых углов а; в него вводятся при изготовлении, причем их адресами служат числа А1 — — tgn;.

По входу 43 в устройство задается значение фазового угла у функции отображения

408313

15

Ф о гоп

Ап+ m—

65 плоскости собственных частот р на плоскость свободного параметра К, равной гг(Фи (Р)

4 (л) Если необходимо строить корневой годограф Теодорчика — Эванса, то угол у равен

"(=У г, %=О, - -1, +2,...

Для корневого годографа фазовых углов угол у может быть произвольным. В исходном положении блоки памяти 4, 5, 36 должны быть очищены от информации.

Корневые годографы строятся на основании соотношения и т

И вЂ” ОЭ <о* — <о

arctg arctg о* — o o* — o

pv гр. ч=1 р.= l где о*, а" — соответственно абсцисса и ордината заданной исследуемой точки плоскости собственных частот, 0pv1 0)pv — абсциссы и ординаты полюсов передаточной функции разомкнутой цепи, 4, ® — абсциссы и ординаты нулей этой функции.

Запуск устройства осуществляют путем подачи сигнала на вход 42, с которого сигнал поступает на единичный вход триггера 21. При переходе триггера 21 в единичное состояние вентиль 23 и вентили группы 26 открываются.

Синхросигнал от генератора 20 проходит вентиль 23 и производит выдачу абсциссы бр, из блока памяти 2 по его кодовым шинам f в регистр 13. При этом на выходе t. возникает сигнал, который, пройдя схемы ИЛИ 6, 10 и задержки ll, выдает эту абсциссу через вентили 25 в cyììàòoð 17. Кроме этого, синхросигнал с вентиля 23 поступает на вентили 33 и производит опрос кода счетчика 16, где при помощи схемы задания координат р"=,б +Ъ* обследуемых точек плоскости собственных частот р задается абсцисса б" . Эта абсцисса Р поступает через вентили 33 в регистр 14, после чего сигналом со схемы ИЛИ 7 через вентили 29 она передается на сумматор 17, где производится вычитание

A3 = *,— 3„

Эта разность Аб> через вентили 26 записывается в блок памяти 4, на счетчике адресов которого предварительно записывается код единица.

Второй сигнал генератора, пройдя аналогичные цепи, обеспечит получение разности

2 г Рг и запись ее в блок памяти 4. Подобным образом действия будут повторяться до тех пор, пока не будет вычислена последняя разность п+ т - — 1 гш и записана в блок памяти 4. После этого сигнал с выходной шины h дешифратора адреса

45 блока памяти 2 устанавливает триггер 21 в нулевое, а триггер 22 в единичное состояние.

В результате вентиль 23 закрывается, а вентиль 24 и вентили 27 открываются. Очередной сигнал генератора 20 проходит вентиль 24 и производит выдачу ординаты а,, блока памяти 3 по его кодовым шинам f в регистр 13 и выдачу ординаты о" заданной точки р" плоскости р из счетчика 15 через вентили 32 в регистр 14, а затем в сумматор 17 через вентили 29. Задержанный спнхросигнал с выхода

t. блока 3 производит выдачу ординаты сор, через вентили 25 в сумматор 17, где вычисляется разность

Ьш,: а, — сор,.

Эта разность Ло через вентили 27 заносится в блок памяти 5, на счетчике адресов которого через вход b предварительно записывается код единица. Следующий импульс генератора производит те же действия, и на сумматоре вычисляется разность

Ьщя — — щ1 — ар

Последующие сигналы с генератора 20 обеспечивают нахождение остальных разностей между ординатой в" обследуемой точки и ординатами всех полюсов и нулей передаточной функции разомнутой цепи и запись этих разностей в блок памяти 5. После этого сигнал с выхода h блока 3 устанавливает триггер 22 в нулевое состояние и производит запуск блока формирования фазовых углов 34, запуская распределитель синхросигналов 37.

При запуске блока 34 распределитель синхросигналов 37 начинает выдавать сигналы на схемы выборки кодов из блоков памяти 4, 5 и на схемы ИЛИ 6 и 7 регистров 13, 14 для деления считываемых кодов. Первый сигнал распределителя 37 производит выборку разности М„ из блока 4 и запись ее в регистр

13, а также разности Ло,+ из блока памяти

5 и запись ее в регистр 14. Второй и третий выходы распределителя 37 обеспечивают выдачу управляющих сигналов для выполнения операции деления и нахождения частного на регистре 14

Четвертый сигнал распределителя синхросигналов 37 обеспечивает передачу частного от деления из регистра 14 через вентили 30 в регистр адреса постоянного блока памяти 35 по входу с и опрос его по входу е, благодаря чему из блока 35 выбираются соответствующие значения фазовых углов к = агс1дА .

В частности, для А„ п, находят значение

Выбранные значения фазовых углов записываются в блок памяти 36, переадресовка в котором осуществляется при помощи счетчика

408313

10

И ПОЛЮСОВ

v=1

m и ,Е u& &— Х р.

v=1 адресов 46, на суммирующий вход которого сигналы поступают одновременно с выдачей чисел на регистр адреса постоянного блока памяти 35. Таким образом, в блоке 36 записываются значения фазовых углов нулей г л ф,=arctg "" (р =1,2,... т)

6* — 1,,„ р, =arctg " (=1,2, и) б* 6,, Когда будет найдено последнее значение 11Ч, сигналом с выходной шины g блока 5 выключается распределитель синхросигналов 37 и включается распределитель синхросигналов

38. При этом вентиль 52 открывается и через него синхросигналы с генератора 20 начинают поступать на схему выборки кодов из блока 36. Переадресовка чисел в нем производится при помощи счетчика 46, на вычитающий вход которого сигналы поступают с вентиля 52 через схему ИЛИ 39, а сами числа через вентили 41 передаются в регистр 13.

Из регистра 13 данные числа поступают в сумматор 17, где осуществляется их сложение. Благодаря этому в сумматоре накаплиm вается величина, „у.. Когда будет выбрано р=Л значение ь на шине h дешифратора 47 образуется сигнал, который поступает на нулевой вход триггера 50 и единичный вход триггера

51 (управляющий вход с распределителя синхросигналов 38). Триггер 51 открывает вентиль 53 и сигналы с генератора 20 начинают производить выборку фазовых углов ср, из блока 36 через вентили 40 на регистр 14, а затем на сумматор 17, где производится их выиг читание из значения,, ф, . Когда будет выл.=1 бран фазовый угол 1 в в сумматоре получится число

С нулевой шины дешифратора 47 (выход g блока памяти 36) сигнал поступает на нулевой вход триггера 51, на запуск схемы сравнения 18 и на схему задания координат исследуемых точек плоскости собственных частот

19. При запуске схемы сравнения 18 число на сумматоре сравнивается с числом у (y — фазовый угол функции отображения), задаваемым по входу

43. Если эти числа равны, то схема 18 выдает сигнал, который поступает на вентили 28. 31 и производит выдачу координат анализируемой точки плоскости собственных частот на выходы 44, 45 устройства, к которь1 . может быть подключена, например, электропнолу :свая трубка. В противном случае схема сравне15 го

65 ния сигнала не выдает и на выходах 44, 45 информация отсутствует.

Под действием входного сигнала срабатывает схема задания координат 19 и выдает на счетчики 15, 16 абсциссу и ординату очередной точки плоскости, и весь процесс вычислений повторяется полностью. Закон обследования точек плоскости собственных частот задается схемой 19, при этом анализ можно начинать с любой точки, задавая в исходном состоянии на счетчиках 15, 16 любые заданные числа.

Предмет изобретения

Устройство для vû÷èñëåíèÿ корневых годографов систем автоматического управления, содержащее вентили, группы вентилей, блоки памяти, схемы ИЛИ, схемы задержки, схему сравнения, сумматор, выходы которого соединены с первыми входами одноименных вентилей первой и второй групп, первый регистр, выходы которого соединены с первыми входами соответствующих вентилей третьей группы, второй регистр, выходы которого соединены с первыми входами одноименных вентилей четвертой и пятой групп, первый счетчик, выходы которого соединены с первыми входами одноименных вентилей шестой и седьмой групп, второй счетчик, выходы которого соединены с первыми входами одноименных вентилей восьмой и девятой групп, триггеры и генератор импульсов, отличающееся тем, что, с целью повышения быстродействия и точности работы, расширения функциональных возможностей устройства, оно содержит схему задания координат и два распределителя синхросигналов, первый вход первого из которых соединен с выходом генератора импульсов и с первыми входами первого и второго вентилей, первый вход второго распределителя синхросигналов соединен с нулевым входом первого триггера и с соответствующим выходом первого блока памяти, вторые входы распределителей синхросигналов соединены с выходом второго блока памяти, первый и второй входы которого соединены с первым и вторым входами третьего блока памяти и с первым выходом второго распределителя синхроспгналов, второй выход которого сое.-,инеи с первым входом первой схемы ИЛИ, второй и третий входы которой подключены к соответствующим выходам первого и четвертого блоков памяти, выход первой схемы V..T1È через первую схему задержки соединен со вторыми входами вентилей первой, второй и третьей групп, третьи входы вентилей псрвсй группы подключены к выходу второго триггера и ко второму входу первого вентиля, выход которого соединен с соответствующими входами четвертого блока памяти и со вторыми входами вентилей девятой группы, выходы вентилей которой подключены к соответствующим входам второй и третьей схем ИЛИ, выход второй схемы ИЛИ соединен со входом второго регистра, выход третьей схемы ИЛИ че4О8313

10 рез вторую схему задержки подключен ко вторым входам вентилей четвертой группы, выходы которой соединены с соответствующими входами четвертой схемы ИЛИ, выход которой соединен со входом сумматора, выходы которого подключены к соответствующим входам схемы сравнения, выход которой соединен со вторыми входами вентилей шестой и восьмой групп, выходы которых подключены к соответствующим выходам устройства, третьи входы вентилей второй группы подключены к выходу первого триггера и второму входу второго вентиля, выход которого подключен к соответствующим входам первого блока памяти и ко вторым входам вентилей седьмой группы, выходы которой соединены с соответствующими входами второй и третьей схем ИЛИ, один вход схемы сравнения соединен со входом схемы задания координат, с третьим входом первого распределителя синхросигналов и с одним выходом пятого блока памяти, другой выход которого соединен с четвертым входом первого распределителя синхросигналов, первый выход которого соединен с первым входом пятой схемы

ИЛИ и с первыми входами вентилей десятой группы, второй выход первого распределителя синхросигн алов соединен со вторым входом пятой схемы ИЛИ и с первыми входами вентилей одиннадцатой группы, выход пятой схемы ИЛИ подключен к соответствующим входам пятого блока памяти, вторые входы одноименных вентилей десятой и одиннадцатой групп подключены к соответствующим выходам пятого блока памяти, выходы вентилей десятой и одиннадцатой групп подключены ко входам соответственно второй и шестой схем

ИЛИ, третий выход второго распределителя синхросигналов соединен с соответствующим входом третьей схемы ИЛИ, четвертый выход второго распределителя синхросигналов соединен со вторыми входами вентилей пятой

10 группы и с соответствующими входами пятого и шестого блоков памяти, выходы вентилей пятой группы подключены к соответствующим входам шестого блока памяти, выходы которого подключены к соответствующим входам

15 пятого блока памяти, выходы вентилей первой, второй и третьей групп подключены соответственно ко входам третьего и второго блоков памяти и четвертой схемы ИЛИ, входы шестой схемы ИЛИ соединены с соответ20 ствующими выходами первого, третьего н четвертого блоков памяти, соответствующие входы второй схемы ИЛИ подключены к соответствующим выходам второго блока памяти, входы счетчиков подключены к соответствую25 щим выходам схемы задания координат, единичный вход второго триггера и соответствующие входы схемы сравнения соединены с соответствующими входами устройства, единичный вход первого триггера соединен с нуле30 вым входом второго триггера и с соответствующим выходом четвертого блока памяти, выход шестой схемы ИЛИ соединен со входом первого регистра.

408313

Составитель В. Лукашин

Редактор А. Зиньковский Тех ред А. Камыш никона Корректор О Тюрина

Заказ 836/5 Изд. № 312 Тираж 647 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, 5К-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2