Патент ссср 413529

 

O П РГ E 4I3529

Союз Советских

Социалистичвжих

Республик

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства №

Заявлено 29. I V.1972 (№ 1787078/18-24) M. Кл. С 11с 19/00 с присоединением заявки

Приоритет

Опубликовано 30.1.1974. Бюллетень № 4

Дата опубликования описания ЗОХ.!974

Государственный комитет

Совета Министров СССР па делам изобретений и открытий

УДК 681.327.025 (088.8) Авторы изобретения В. А. Торгашев, В. А. Андрианов, В. М. Кисельников и В. Б. Смирнов

Заявитель

СДВИГАЮ1ЦИЙ РЕГИСТР НЛ МДП-ТРАНЗИСТОРАХ

Изобретение относится к области цифровой техники и может быть использовано при конструировании интегральных схем для устройств автоматики и вычислительной техники.

Известен сдвигающий регистр, содержащий запоминающий элемент в виде триггера и схему управления сдвигом. Вся схема выполнена па МДП-транзисторах с каналами одного типа проводимости. Схема относительно экономична по оборудованию, т. е. имеет всего семь транзисторов на разряд.

Однако в схемах на МДП-транзисторах с каналами одного типа проводимости запоминающий элемент — триггер рассеивает значительную мощность не только в процессе изменения состояния, Но и в режиме хранения информации. Быстродействие такой схемы невелико.

Известен также сдвигающий регистр на

МДП-транзисторах с дополнительной симметрией. Такая схема содержит 18 транзисторов па разряд.

Цель изобретения — упрощение устройства, расширение функциональных возможностей схемы за счет обеспечения выгодных динамических и энергетических характеристик прн одновременной экономичности по оборудованию.

Это достигается тем, что триггер сдвигаю цего регистра выполнен на транзисторах с дополнительной симметрией, и схема управления сдвигом построена на транзисторах с каналами одного типа проводимости.

На фиг. 1 показана схема сдвигающего регистра; на фиг. 2 — временные диаграммы управляющих сигналов, необходимых для функционирования схемы.

В разряде сдвигающего регистра схема управления сдвигом образована транзисторами

10 1 — 4, запоминающий элемент (триггер)— транзисторами 5 — 8 с дополнительной симметрией. Транзисторы 1 — 4 имеют тот же тип проводимости, что и транзисторы 5 — 8, Исток транзистора 2 заземлен, его сток сое15 динен с истоком транзистора 3, затвор транзистора 2 управляется сигналом, приходящим со стока транзистора 1, исток последнего предназначен для приема информации, которая должна быть занесена в данный разряд

20 регистра.

Работает, предлагаемое устройство следующим образом.

На вход Л подается информация от сосед.него (в общем случае — от любого другого)

25 разряда сдвигающего регистра. На затвор трапзистора 1 поступает серия импульсов t>, периодически открывающая этот транзистор, в результате чего потенциал точки Л (логический «О»

ЗО пли логическая «1») передается на затвор

41352Ч транз!истора 2. На время пауз импульсной аоследовательности tl информация о значении логического сигнала ня ))ходе Л .::Jll минается межэлектродными ем!костями !ряпзистора 2, который, следовательно, постояшю открыт или закрыт в зависимости от значсн!Ия логического сигнала А . До прихода oi:крывающих сипналов па затворы транзисторов 3 и 4 триггер находится в состоя!!ии, определяемом информацией, занесенной в пего во время предыдущего, сдвига. Для выпо,a!!el!!In сд!вига необходима подача па )входы схемы сигналов t и 1з сигнал 1 открывая транзистор

4, переводит триггер в нулевое состояние.

Транзистор 4 открывается, потенциал точки

К приближается к потенциалу заземленного полюса источника питания; поступая на затворы транзистров 6 и 5, !потенциал точ!ки .К от)крывает первый из них и закрывает другой.

Потенциал точки L приближается при этоьм к на!пряжению .питания Е„, транзистор 8 при этом DTJKpbIBBCTc)J, а транзистор 7 закрывается. Теперь по окончании импульса триггер пребывает в нулевом состоянии (А — О, А — 1).

Воздействие сигнала t, па состояние ip»i Jceipa зависит от значения логического сигнала А .

Здесь возможны два случая:

Если А = О, то канал транзистора 2 Jle llnходится в состоянии проводимости, и привод сигнала t3 не изменяет нулевого положения припгера 1, так !как,сопротивление цепо)ки, составленной из транзисторов 3 и 2, остается больши!м;

Если A =), то !каналы двух !включенных

)последовательно транзисторо!в 3 и 2 оказьпгаются одноаре!менно,в,состоянии проводимости, низкий потенциал (зе)мля) подается в точку и триггер переходит in противоположное, т. е. единичное, состояние (А=1, А=О). 1еханизм переброса а!налогиче н процессу сброса триггера в нулевое состояние.

Для обеспечения р я ботоспособнос))! схем ь1 !

1еобходимо вып!)лнепие cледу)оiiiii ; li) "" il-I :

I:,i ii )!Е-Н)1Ы С001!!О!!1Е)!1 И!"!. я )) il lc I е р и с т и к и с е р и и и ) !!у. I L c o I) / I) c o c5 тяпни с параметрами транзисторов 2 и 1 должны обеспечивать передачу логического

cÐ! Ã1Iÿ.1 Л из .! ятво)) т)) я нз исто)) !! 2 I I I IIOXI II

ll:lllllc его llà !время !!Иу:l co))IIII !!.

1 lilр11 i,lcт))ы cIII ill JI.i!0!I t ° Il 1) . I() i!ж!1ь! м 1)!л 1 L

10 1I) ñ гав! 0 и Ll м и дл я l! 10 р с!кл)0 <.. I! è ß 1 р и иге р я .

Сигналы 4 и tg не должны накладываться во в!ремепи па сигналы сери!и t, (in триггер записывается информация, запомненная транзистором 2, в то время как значение сигнала А

15 может уже изменяться в ходе выполнения сдвига в регистре).

Предмет изобретения

Сдвигающий регистр на МДП-транзисторах, каждый разряд которого содержит цепь управления сдвигом и запоминающий элемент, представляющий собой триггер на транзисторах с дополнительной си.)метрией, о т л ич а ю шийся тем, что, с целью упрощения устройства, цепь управления сдвигом каждогo разряда выполнена на транзисторах одного типа проводимости, причем исток первого транзистора цепи управления соединен с выx03oiì предыду цего разряда регистра, сток соединен с затвором второго транзистора, исток которого соединен с шиной нулевого потенциала, сток соединен с истоком третьего транзистора, сток которого под!клю,че1! к инверсному выходу триггера, исток четвертого транзистора цепи управления подсоединен к шине нулевого потенциала, сток его подключен к прямому. выходу триггера, а затворы

40 первого, третьего и четвертого транзисторов подключены к шинам первого, второго и третьего тактового сигнала соответственно, 4 иг 2 (ocTBBllTcëü р. яворская

Техред А. Качышникова

Корректор H. Ау«

Редактор И. Грузова

Типография. пр. Сапу!Iol;а, 2

Заказ 1206!11 Изд. ¹ 1290 Тираж 591 Подписное

11НИИПИ Государственного комитета Совета Министров СССР

llo делам изобретений и открыт I!I

Москва, Ж-35, Раушская наб., д. 4, 5