Патент ссср 417844

 

!

7844

ОПИСАНИЕ

ИЗОБРЕТЕН И Я

Союз Советских

Соцмалистнмескнх

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от апт. свиде1ельства ¹â€”

М. I,ë. 6 11с !9, 00

Заявлено 17Х!!.1972 (№ !8!3822/26-9) с присоединением заявки ¹

Приоритет

Опубликовано 28.1I.!974. Ьюллетепь № 8

Дата опубликования описания 18Х11.1974

Государстеенный комитет

Совета Министров СССР оо делам изооретеиий и открытий

УДК 62!.374.32(088.8) Авторы изобретения

В. Д. Кузнецоь, В. В. Белугин и Е. Н. Николаенко

Заявитель

ДВУХТАКТНЫ1! ДИНАМИЧЕСКИЙ РЕГИСТР СДВИГА

Изобретение относится к радиотехническим устройствам и может быть использовано в устройствах телеметрии, автоматики и ЭВМ.

Известны двухтактные динамические регистры сдвига, в которых цепь заряда запоминающего конденсатора образована последовательным соединением диода и перехода база— эмиттер транзистора, а цепь разряда — последовательным соединением диода и транзисторного ключа.

Однако такие схемы требуют для работы напряжения питания Е, 3 в, они критичны к параметрам питающего тактового напряжения.

Цель изобретения — создание схемы двухтактного динамического регистра сдвига, обеспечивающего работу при низком напряжении питания Е) 1,5 в и минимальном токе потребления па один разряд регистра 20 яка па тактовой частоте (десятки килогерц), и не критичного к параметрам питающи < тактовых импульсов.

Это достигается тем, что цепь разряда запоминающего конденсатора выполнена на полевом транзисторе, что обеспечивает полный разряд запоминающей емкости.

В схеме двухтактпого динамического регистра сдвига, образованного из нескольких последовательно соединенных разрядов, каждый разряд состоит из двух одинаковых каскадов.

Принципиальная электрическая схема одного разряда показана па фиг. 1, где 1, 2 — запоминающие конденсаторы; 3, 4 — транзисторы типа п — р — и; 5, 6 — резисторы; 7— источник положительного постоянного напряжения; 8, 9 — диоды; 10 — источник импульсного управления; 11 — источник входного сигнала; 12, 13 — источники тактового питания;

14, 15 — транзисторы типа р — п — р; 16, 17—

10 полевые транзисторы с каналами р-типа;

18 — выходная нагрузка.

Каждый каскад разряда содержит транзисторный ключ, цепь заряда и цепь разряда запоминающей емкости.

ls В первом каскаде запоминающей емкость1о является конденсатор 1, транзисторный ключ выполнен па транзисторе 3 типа а — р — ll. В качеств коллекторпогn резистора транзистора

3 используется резистор 5, который подклю20:ен к источнику 7 положителыгого постоянногп напряжения. К коллектору транзистора 3 через диод 8 подсоединен источник 10 импульсного управления, к базе транзистора 3— источник 11 входного сигнала. Запоминающий

2э конденсатор 1 заряжается от источника 12 тактового питания через транзистор 14 типа р — п — р, переход эм|птер — коллектор которого используется в качестве диода, н переход база †эмитт транзистора 4 транзисторного

30 ключа второго <аскада. Разряд запоминаю7

TaKmo Die иИП л ьсы щего конденсатора 1 осуществляется через полевой транзистор 16 с каналом р-типа.

Во втором каскаде запоминающей емкостью является конденсатор 2. Транзисторный ключ выполнен на транзисторе 4, резистор 6 — его коллекторный резистор. Через диод 9 подключен источник 10 импульсного управления. Заряд запоминающего конденсатора 2 обесисчивается от истошика )3 тактового пига шя через иерсход эмиттер — -коллектор транзистора 15 и выходную нагрузку 18, разряд -- через полевой транзистор 17 и источник 13 "àêтового питания.

На двухтактный регистр сдвига от источников 12, 13 тактового питания подают прямоугольные положительные импульсы, эшоры которых приведены на фиг. 2.

В исходном состочиии запоминающие конденсаторы 1 и 2 заряжены от источников 12, 13 тактового питания.

В момент отсутствия импульса источника 12 тактового питания lla первом каскаде и наличии входного сигнала, поступающего от источника 11, происходит открытие транзистора 3 и снятие положительного смещения с затвора полевого транзистора 16. Полевой транзистор

16 окрывается, и запоминающий конденсатор

1 разряжается через открытый капал сток— исток полевого транзистора 16 и испочиик 12 тактового питания. Перед приходом импульса от источника 12 тактового питания полевой транзистор 16 закрывается подачей положительного напряжения смещения от источника

7 через резистор 5 и положительным импульсом управления от источника 10 импульсного управления через диод 8. Эпюры импульсов управления приведены иа фиг. 2.

При подаче импу1ьса CT источника 12 такI 0BoI 0 питания запоминаюц1ий конденсатор 1 заряжается через переход эми тер — -коллектор транзистора 14, переход база — эмипер

5 ) ранзистора 4. Ток заряда запоминающего конденсатора 1, проходящий через переход база — -эмиттер транзистора 4, вызывает сиятис положительного смещения иа затворе полевого "раизисгора !7 и разряд заиомииаю10 щего конденсатора 2 через открытый полевой транзистор 17. Подача импульса ol источника 13 тактового питания на второй каскад приводит к появлению выходного сигнала иа выходной нагрузке, т. е. к передвижению

15 входного сигнала (информации).

1-1екоторое усложнение схемы, связанное с введением полевого транзистора, дает возможность обеспечить полный разряд запоминающей емкости и, следовательно, уменьшить

20 величину питающего напряжения и потребляемой мощности.

Предмет изобретения

Двухтактиый динамический регистр сдвига, 25 содержащий иа один разряд два одинаковых каскада, состоящих из запоминающего конденсатора, элементов цепей его заряда и разряда и ключевого транзистора, отл и ч а юшийся тем, что, с целью снижения величины

30 питающего напряжения и потребляемой мощности, цепь разряда запоминающего конденсатора выполнена иа полевом транзисторе, сток которого подключен к одной обкладке запоминающего конденсатора, исток подсое35 дииеи через источник тактового питания к другой обкладке, а затвор — к коллектору ключевого транзистора.