Запоминающая ячейка для регистра сдвига

 

О П И С А Н И Е! (0 5I9762

Союз Соеетских

Социалистических

Республик

ИЗОБРЕТЕНИЯ

H АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (б1) Дополнительное к авт. свид-ву (22) Заявлено 16.07.74 (21) 2044622j24 (51) М. Кл.- "0 11С 19, 28 с присоединением заявки ¹

Государстеенный комитет

Сонета Министроо СССР по делам изобретений и открытий (23) Приоритет

Опубликовано 30.06.76. Бюллетень № 24

Дата опубликования описания 09.07.7б (53) УДК 681.327.66 (088.8) (72) Авторы изобретения В. И. Золотаревский, В. M. Некрасов, В. П. Сидоренко и А. Д, Ткачук (71) Заявитель (З4) ЗАПОМИНАЮЩАЯ ЯЧЕЙКА ДЛЯ РЕГИСТРА СДВИ """.;.„:З.з,/ з,Ф

7

1 2

Изобретение относится к автоматике и вычислительной технике и может использоваться в регистрах сдвига.

Известна запоминающая ячейка для регистра сдвига, выполненная на МДП-транзисторах (1).

Однако такое устройство имеет большое количество транзисторов.

Наиболес близким техническим решением является запоминающая ячейка для регистра сдвига, содержащая два переключающих, два нагрузочных МДП-транзистора с перекрестными связями, входной транзистор. Стойки и затворы нагрузочных транзистров соединены с шиной питания, исток первого переключающего транзистора — с тактовой шиной, исток второго — с шиной нулевого потенциала.

Исток входного транзистора соединен с информационным входом ячейки, затвор — с второй тактовой шиной и стоком транзистора записи, сток входного транзистора — с затвором транзистора записи (2).

Недостатки известной запоминающей ячейки для регистра сдвига — большая мощность, потребляемая от генератора тактовых импульсов, и возможность ложного срабатывания ячейки при записи «1».

Предлагаемое устройство отличается тем, что, с целью уменьшения потребляемой мощности и повышения надежности работы, в него введены первый и второй диоды, катоды которых подключены к истоку первого нагрузочпого транзистора, анод первого — к истоку транзистора записи, анод второго диода— к стоку первого переключапощего транзистора.

На чертеже представлена принципиальная электрическая схема запоминающей ячейки для регистра сдвига, где 1, 2 — переключающие транзисторы; 3, 4 — нагрузочные МДПтранзисторы с перекрестным связями; 5 входной транзистор; б — транзистор записи;

7 — шина питания; 8 — информационный вход ячейки; 9, 10 — тактовые шины; 11 — выход схемы; 12 — шина пулевого потснцпала; 13;

14 — диоды, При поступлении уровня «1» на вторую тактовую шипу 9, на первой тактовой шине устанавливается уровень «О». Транзисторы 1 — 4 образуют триггер, так как исток транзистора

2 подключен к шине нулевого потенциала через малое внутреннее сопротивле. ие генератора первых тактовых импульсов. Прп этом уровень «О» на информационном входе 8 схемы не влияет на состояние триггера, Уровень «1»

2О может открывать транзистор б, однако, первый диод 13 ограничивает ток потребления от генератора вторых тактовых импульсов при открытом первом переключающем транзисторе

2, что исключает ложпь.е срабатывания схе30 мы при записи информации.

519762

Составитель Г. Веременко

Редактор И. Грузова Текред А. Ка!иышникова Корректор Т. Добровольская

Заказ 1556/17 Изд. ¹ 1430 Тираж 723 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, 71(-35, 1>ау!нская иаб., д. 4/5

Типография, пр. Сапунова, 2

1 слп на первую тактовую шину 10 подан уровень «1» (на второй тактовой шине при этом действует уровень «О»/ информация со стока входного транзистора транзистора 5 и затвора транзистора 6 записи переписывается

HB Выход 1 1. Hpll наличии уров))я <<1» Одlloвременно IIB входе 8 и па Выходе 11, г>торой диод 14, будучи включенным в обратном паправлснии, огра!.ичиваст ток потребления от

Ге ICPBTOPB ПЕРВЫХ ТЯКТОВ IX ИМПУЛЬСОВ, т!ТО, как и в предыдущем случае, исклю ст ложные срабатывания при герезаписи информации на выход схемы и уменьш",ет мощность, потребляемую от генератора первых тактовых импульсов. 15

По окончании первого тактового импульса в триггере замыкается цепь обратной связи, открывается входной транзи;тор 5 и па затвор транзистора 6 записи подается очередной сигнал с входа 8. Этот сигнал переписывается на 20 выход 11 при поступлении очередного тактового импульса.

Запомина!0)цая ячейка может быть выполнена в виде полупроводниковой интегральной микросхемы. 25

Таким образом, благодаря введению диодов происходит ограничение токов потрсблспия ст генераторов тактовых импульсов при открытом транзисторе записи и первом перет р а н 3 и с т 0 р е, "I T o I o B bi!II B e T i i a - 30 дежность работы ячейки, так кяк исключаютс я С.>! 0 ж! ь! с с р >! б,:! т ы >В я и и я ! .,! 3;. !:! и; и I t t t C1) 0 p"! 3ÖIt! I» /МСП1Ш ЛСТ;и Мо)ЦПО !>, i:OT )CÎË.!!C)!BI!

5I " ;СЙКОП.

Ф ор мул а изобретения

>и пО I!1>!BIO!!J!. Я . ! с!!ка;!лЯ РсГпст;) Я СДВПГЯ>

COICP)KBtilB>5I з!)а IIO>)СКЛЮЧЯЮЩИХ !! ЛПЯ !IB )),30 iных > .,! 1-тр апзисто!) Я с пс»с! р ест. !>!)>! 1I

СВязям>), стОки и 3ятBop i>l па Г!р) 30 !i!btx т!) «,!

3iICTOp0iJ C0C3Hl!C .thI C illllJI3ll ППТЯ!>Пя, первого псрсклю !!!!Ощсго транзистора соединен с первой тактовой шиной, исток Второго— с шиной нулевого потенциала, входной тра:lзистор, исток которого соединен с инфор >iaционным входом ячейки, затвор — с второй тактовой шиной и стоком транзистора записи, сток входного транзистора сосдинен с затвором трапзистра записи, о т л и: а ю щ а яся тем, что, с целью умсньц!ения потребляемой мощности и повышения надежности рабо t û я )сйки> опя содержит первый и второй диодь!, катоды которых IIo. tl<ëio÷cilû к истоку чс,:ВО! 0 пагрузО.!по! 0 транзистора, япод первого — — к истоку транзистора записи, анод второго дис,!B — — к стоку первого переключающего транзистора.

Источники, принятые во внимание при экспертизе:

1. Авт. св. № 413529 G 11С 19/00 от 1972 г.

2. Авт. св. № 387437 G 11С 19/00 от 1970 г.