Резервированный триггер

Авторы патента:


 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1111 42I046

Союз Советских

Социал истииеских

Респубпик (61) Зависимое от авт. свидетельства (22) Заявлено 12.06.72 (21) 1795723 26-9 с присоединением заявки (32) Приоритет

Опубликовано 25.03.74. Бюллетень ¹ 11

Дата опубликования описания 26.08.74 (5l) М. Кл. G 11с 11/40

Государственна1К комитет

Совета Министров СССР по делам иааоретений и откро1тий (53) УДК 621.374.32 (088,8) (72) Автор изобретения

В. И. Спиридонов (71) Заявитель (54) РЕЗЕРВИРОВАННЫЙ ТРИГГЕР

Изобретение от1носится к автоматике и,вычислительной технике и. может быть использоBBiHo в устройствах дискретного действия.

Известен резервированный триггер, содержащий мажоритарный элемент, резервные триггеры, инверторы,;схемы «И» и «ИЛИ».

Целью,изобретен ия являепся у1прощение резер1вированного триггера.

Это достигается тем, что в нем,пороговый элемент:включен в каждом резервном триггере между выходом единичного и входом пулевого плеча.

На чертеже, изображена функциональная схема предлагаемого триггера (например, при использовании в качестве порогового элемента мажоритарного .элемента «два из трех»).

Резервированный триггер содержит пороговый (мажоритар ный) элемент 1, единичные 2 и,нулевые 3 плечи резервных триггеро1в 4, состоящие, п1апример, 1из инверторов 5, схем «И»

6 и установочных входов 7.

В каждом .резервном триггере 4 выход нулевого плеча 3 непосредственно соединен со входом единичного, плеча 2, а,выход единичного плеча 2 — 1со .входом 1нулевого .плеча 3 через пороговый элемент 1, 1к оставшимся входам которого подключены 1выходы единич1ных плеч

2 других резервных триггеров 4. Плечи резервных триггеров выполнены в,виде последовательного:соединения схемы «И» 6 и инвертора 5. При этом выход инвертора 5 являет1ся выходом плеча, а один пз BxoloB схемы «И»

6 — входом .плеча. Другой вход схемы «И» 6 связан с соответствующим усгановочным входом 7.

В статическом .режиме 1на установоч ные,вхо10 ды 7 подается высокий потенциал, и резервированный триггер находится .в одном,из двух устойчивых состояний —,нулевом,или единичном. В нулевом состоянии:на выходе порогового элемен — à 1 удерживается низк1ий потенц н а л, а в с д!11111 ч и о 11 — в ы с о к 11 Й.

Установка резервированного триггера в нулевое состояние производится подачей,импульсов отрицательной полярности .на установоч20;ные входы 7 нулевых плеч 3 резервных триггеров 4. При правильной работе хотя бы двух резервных триггеров 4 в каждом,из них за счет положительной обратной связи, замыкающейся через пороговый элемент 1, на входе ну25 левого плеча 3 устанавливается низкий потенциал, который удерживает резервированный триггер в нулевом состоянии после окончания запускающего импульса.

Установка резервированного триггера в еди30 ничное состояние производится аналогичным

421046

Составите zs Д. Голубович

Редактор В. Твердохлебова Техред Л. Богданова

1(орректор Н. Торкина

Заказ 2108/18 Изд. М б36 Тираж 591 Подписное

ЦНИИПИ Государственного кокни гета Совета Министров СССР по делам изобретений и огкрытий

Москва, >1(-35, Раушская наб., д. 4)5

Типография, пр. Сапунова, 2

3 образом при подаче отрицательных импульсов на уста|новочные входы 7 единичных плеч 2 резервных триггеров 4.

Использование мажоритарного элемента обеспечивает сохранение работоспособности предлагаемого триггера при отказе одного из резервных. В случае отсутствия отказов резервированный триггер правильно функционирует при многократных неодновременных сбоях резервных триггеров.

Лналогично описанному может быть построен резервированный триггер с любым пороговым элементом.

Предмет изобретения

Резервированный триггер, содержащий пороговый элемент и резервные триггеры, о т л ич а ю шийся тем, что, с целью упрощения, в нем пороговый элемент включен в каждом ре10 зервном триггере между выходом единичного плеча и входом .нулевого плеча.

Резервированный триггер Резервированный триггер 

 

Похожие патенты:

Изобретение относится к микроэлектронике и может быть использовано для создания ЭРПЗУ с повышенной информационной плотностью на основе МОНОП-транзисторов, в частности, перепрограммируемых инжекцией горячих носителей заряда

Изобретение относится к вычислительной технике и может быть использовано для создания постоянных (ПЗУ) и репрограммируемых (РПЗУ) запоминающих устройств повышенной информационной емкости на основе МДП-структур

Изобретение относится к полупроводниковому запоминающему устройству и, в частности, к цепи усиления напряжения (употребляемый здесь термин "цепь усиления напряжения" имеет тот же смысл, что и "усилительная схема", "цепь выработки усиленного напряжения", "однокаскадная усилительная схема с компенсационной обратной связью" и т.д.) для усиления подаваемого от системы питающего напряжения до желательного уровня усиления напряжения

Изобретение относится к вычислительной цифровой технике, конкретно к конструкции ячейки памяти с вертикально расположенными друг над другом пересечениями

Изобретение относится к способу регенерации ячеек памяти в динамическом запоминающем устройстве с произвольным доступом и, в частности, к способу, который уменьшает помехи регенерации на напряжении стока динамического запоминающего устройства с произвольным доступом, имеющего КМОП-структуру

Изобретение относится к электронной технике

Изобретение относится к запоминающей ячейке статического ЗУПВ

Изобретение относится к схемному устройству с некоторым числом электронных схемных компонентов, состояние которых может переводится в исходное состояние
Наверх