Патент ссср 422042

Авторы патента:


 

Союз Советских

Социалистических

Республик

ОПИСАНИЕ

И ЗОБР!ЕТ!Е Н ИЯ

К АВТОР;СКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства-Заявлено 24.11.72 1849876. 18-24 с присоедш»синем заявки U<2-Приоритет—

Опубликовано 30.03.74. Бюллетень ¹ 12

Дата опубликования описания 06.02.75.

Ч Кл 6 11с 11 40

Государственный комитет

Совета Министров СССР по делан ивооретении и открытий

У, К 681.327.66(088.8) АВтоР изобретения

Заявитель

НАКОПИТЕЛЬ НА !т1ДП-ТРАНЗИСТОРАХ

Йзобретение относится к устройствам вы -!ислительной техники.

Известен накопитель на МДП-транзисторах с индуцированными каналами, содержащий ячейки памяти, каждая из которых состоиг

»»з МДП-транзисторов выборки и триггера с нагрузочными МДП-транзисторами, служащими для регенерации информации, Транзисто-!

)ы выборки ячейки подключены стоками к выходам триггера, затворами — к шине выборки, а истоками — к разрядным шинам записи и считывания.

Предло>кеинос устройство отличается от известного тем, что, с ll(лью сокращения обо рудования и повышения технологичности, В нем исклочсны нагрузо lllblc МДП-транзисторы из триггеров ячеек памяти.

Для p(>! (Itel)c»II III! !1ифор»>»ацllll ВВ(,I(>lll>! (. Е II>I, К!1>1(,((»Я !IЗ КОТОРЬ!Х СОСТОИТ ИЗ ДВ . ,ЧД11-.!раиз!!сторов !! Осуи(ествляет регенераЦИIО !!1!(!)О!Рг>!!!Как tt t»)1>(TII ОД(!ОГО стОл() ца )! а>тр !1Ць!

На фиг. показ »tl.l схема предлагаемого накопителя; на фиг, 2 - временная диаграмма (1 0 pB()OTI>t, Устройство содержит матрицу ячеек 1- — 4 памяти, схемы 5 и 6 регенерации информации, МДП-транзисторы 7--10 выборки столбцов.

В Об!цем ел час меlтрица может иметь разме ры ггX111, где п — число строк, ьч — число столбцов.

Ячейка 1 памяти состоит из управляющих

МДП-транзисторов 11, 12 и г! »ДП-транзисторов 18, 14 выборки, затворы которых подключены к шине 15 выборки, а истоки — к разрядным шинам 16, 17 столбца. Схема 5 регенерации информации выполнена на МДПтранзисторах 18, 19> затворы которых объеди10 иены и подклочены к шине 20 сигнала подготовки, стоки объединены, а истоки подсоединены к разрядным шинам 16, 17 столбца.

Рассмотрим работу накопителя на примере, когда выбирается ячейка 1.

1:) В начале цикла записи или считывания и» шину 20 поступает сигнал подготовки (фиг, 2 », который открывает транзисторы схем регенеции, Шины 16 11 17 заряжаются д0 напря>кения U. Ilo око!!нанни заряда этик пнп» на ши2(1 ны 15 и 21 подастся сигнал выборки, который открывает транзисторы 7, 8> 18, 14 и оосспечивает возможность записи или считывания информации из ячейки, При записи информации на одной из шин

22, 28 поддерживается потенциал зем:ш, на другой — напряжение U, что соответствует

«О» или «1» записываемой информации. Предположим, что на шине 22 поддерживается позп тенциал земли, на шине 28 — напряжение U.

422042

Cuznan rroBduzean .

Г (15Л

Транзистор 1! открывается, транзистор /2 за;.Рыьастси.

1 jÎ Окопч(1 пни cHI па. I c! I)11>t()OP !<(! тP!1HЗHcTQP ы, )

За е р û ьа (О! i,(, ) р !1 f13(!(ГГ();) ы / I, (2 co . () (!:(!!ОТ (II(! B:1 Ч ЧЫ Е COСТО)! П11!! В ТЕ" СHHC ПС((<О,!Ьен. : (. !.!((ccJ<) H;i, ОляГОдаря 1(lc;j, I(HHO()!, нзменспик) зарядов, накопленных пя тсхнолои lcсKi(х с)!косTJiх Зятвоp — — истое этlf. траllЗПСТО))OB.

Прп считывании информации на шпнь! 22, )О

)) !Сj)(. 3 ВХОДI:Ь!С СОГ(РОTИB.IС!(И)1 УСПЛ ITСЛ !

10дастся напрягкенис U H oc), Ill(СТВ, ()ICTCЯ J! H 3H!

"(((формац(гя прп считывании пс разрушястся. !5 ! сГс пер ((пня ипфорхlяции прОВОдится В цикЛС С i. ТЬ(ЬЯН1!и ОДПОВРСМСllHO BO ВССХ 5! !С(!КЯХ ()ыб рс) и! (О(! cTрОKH. () )1 ((пка, и(! х()дя п(пxcr! и(! H(.",)ñññ i(нип Выоряппой строки нсB(10pBH-!. ых столбцов, регенерация информации про- "0

ПСХО.(HT BO ВРСМЯ Дс(IСТВИЯ ВТОРОН ПОЛОЗПНЬ! спгна IH подготовки путем. восстановления заРЯ.!Ов HЯ Т(:ХПОЛОГ)! (ЕСЕИХ СМЕОСТЯХ 32TBOP—

П СТО Е У H ) (! В, )! 1О П jl i K Т Р Я Н 3 H CT0)) O B 51 1 С < 1< Ч Сp(3 Отерыты(. Tj)BHÇlicTоры сх(м рс! Снеряции "5 и транзисторы выборки ))ческ. Регенерацг!я информ:ции в выбраннсч ячейке обеспечпвя(! с)(oT;j(.J1cTBï !1 !(HHp))и<ения (, пода ВясхlОГО

22, ",, которое Восстанавливает 3((Р)(,(Ы iiа ТСХПОЛСГИЧЕСЕИХ ЕМКОСТЯХ ЗЯТВОР—— .. сток управля(о!и ..; транзисторов ячейки чсрсз открытые транзисторы выборки столбца и транзисторы выборки ячейки.

Прс,,мст изобретения jBK(HI.:!TO,IB на МДП-транзисторах, содср-!

KHII1(i(1 )! IcI(i(H памяти, кя)кда)! Нз KQTop bi#

СОСТОИТ ИЗ ТРИГГ(. РЯ, K ВЫХО.(ЯХI КОТОРОГО ПОДсТоКН тРапзистоРОВ Bhll50PKH, ЗатВО

РЫ l<ÎTÎP(ПОДЕ;!10 !ЕПЫ К ШИНЯМ BblOOPKH, (сто!H — — е разрядным и;ппам записи и считывания, от.)(пп(ош(((!ся тем, что, с целью сокращения оборудовашгя и повышения технологичности, в i

М,З,П-транзисторов, затворы которых объединены и подк.почс(!ы к шине сигнала подготовки, стоки объединены, а истоки подключены разрядным шинам столбца.

Патент ссср 422042 Патент ссср 422042 

 

Похожие патенты:

Изобретение относится к микроэлектронике и может быть использовано для создания ЭРПЗУ с повышенной информационной плотностью на основе МОНОП-транзисторов, в частности, перепрограммируемых инжекцией горячих носителей заряда

Изобретение относится к вычислительной технике и может быть использовано для создания постоянных (ПЗУ) и репрограммируемых (РПЗУ) запоминающих устройств повышенной информационной емкости на основе МДП-структур

Изобретение относится к полупроводниковому запоминающему устройству и, в частности, к цепи усиления напряжения (употребляемый здесь термин "цепь усиления напряжения" имеет тот же смысл, что и "усилительная схема", "цепь выработки усиленного напряжения", "однокаскадная усилительная схема с компенсационной обратной связью" и т.д.) для усиления подаваемого от системы питающего напряжения до желательного уровня усиления напряжения

Изобретение относится к вычислительной цифровой технике, конкретно к конструкции ячейки памяти с вертикально расположенными друг над другом пересечениями

Изобретение относится к способу регенерации ячеек памяти в динамическом запоминающем устройстве с произвольным доступом и, в частности, к способу, который уменьшает помехи регенерации на напряжении стока динамического запоминающего устройства с произвольным доступом, имеющего КМОП-структуру

Изобретение относится к электронной технике

Изобретение относится к запоминающей ячейке статического ЗУПВ

Изобретение относится к схемному устройству с некоторым числом электронных схемных компонентов, состояние которых может переводится в исходное состояние
Наверх