Балансный компаратор
1 с апис-Ание
ИЗОЬРЕтИНИЯ пп 430349
Союз Советских
СО4иалкстммеских
Республик
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Зависимое от авт. свидетельства (22) Заявлено 09.03.73 (21) 189! 072/18-24 с присоединением заявки № (32) Приоритет
Опубликовано 30.05.74. Бюллетень № 20
Дата опубликования описания 25.10.74 (51) М. Кл. G 05Ь 1/01
Государственный комитет
Совета Министров СССР
ll0 делам изооретений и открытий (53) УД К 681.325 (088.8) (72) Авторы изобретения
Л. А. Брякни, Н. П. Вашкевич, В. Ф, Говоров и О. С. Ермишко
Пензенский политехнический институт (71) Заявитель (54) БАЛАНСНЫЙ КОМПАРАТОР
Изобретение относится к области автоматического управления, измерительной и вычислительной техники и может использоваться при построении быстродействующих кодирующих преобразователей напряжения.
Известны схемы устранения перегрузок на входе высокоточных комнараторов, в которых в качестве входного каскада использовано специальное устройство, представляющее собой дифференциальный ограничитель разностного сигнала.
Однако для известного устройства необходимо строго подбирать используемые транзисторы и применять дополнительный каскад на входе компаратора с коэффициентом передачи, близким к единице, что приводит к увеличению величины теплового дрейфа.
Цель«о изобретения является снижение динамической ошибки, повышение быстродействия балансного комнаратора.
Это достигается тем, что в первом каскаде предлагаемого компаратора, выполненном по балансной схеме, параллельно основному транзистору каждого плеча балансной схемы подключен дополнительный транзистор, база которого подсоединяется к источнику тока и через резистор к базе основного транзистора противоположного плеча. Это исключает динамические перегрузки на входе.
На чертеже показана схема предлагаемого балансного компаратора.
Схема содержит два основных транзистора
1 и 2, на базы которых подаются входные сигналы, два дополнительных транзистора 3 и 4, рсзисторы 5 и 6 и источники 7 и 8 отрицательного тока. Эмиттерный ток транзисторов задается от источника 9 отрицательного тока (при смене типа проводимости транзисторов следует использовать источники положительного тока). Выходные сигналы каскада снимаются с резисторов 1Ñ и 11.
Для предотвращения динамических перегрузок любая разность входных сигналов должна восприниматься компаратором как величина, незначительно отличающаяся от порога срабатывания всей схемы. Это достигается в компараторе с предлагаемым каскадом следующим образом.
При значительном превышении уровня снгна оазс, например, транзистора 1 над уровнем на базе транзистора 2 транзисторы 2 и 3 запираются, а потенциал на базе транзистора 4 оказывается меньше потенциала базы транзистора 1 лишь на величину падения напряжения на резисторе 6. При соответствующем подборе сопротивления резистора 6 и величины тока источника тока 8 падение напряжения может быть выбрано равным или не30 много превышающим порог срабатывания
430349
Предмет изобретения
Составитель С. Белан
Редактор Е. Караулова Техред А. Камышникова Корректоры: Е. Давыдкина и В. Петрова
Заказ 2856/2 Изд. № 1708 Тираж 760 Подписное
ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий
Москва, )I(-35, Раушская паб., д. 4,5
Типография, пр. Сапунова, 2 компаратора. В этом случае транзисторы 1 и
4 работают в линейном режиме, причем падение напряжения на резисторе 6 воспринимается компаратором как разность входных сигналов. При обратном соотношении уровней входных сигналов выключаются транзисторы
1 и 4, а в линейном режиме работают транзисторы 2 и 3. Падения напряжения на резисторах 5 и 6 равны между собой.
Таким образом, при большой разности входных сигналов она заменяется падением напряжения на одном из резисторов 5 и 6, и тем самым исключаются большие динамические перегрузки.
Балансный компаратор, содержащий балансную схему сравнения на транзисторах и источники тока, отличающийся тем, что, с целью повышения быстродействия и снижения динамической ошибки, он содержит дополнительные транзисторы, каждый из которых подключен параллельно соответствующему основному транзистору балансной схемы сравнения, базы дополнительных транзисторов соединены с соответствующим источником тока и базой основного транзистора противоположного плеча.
