Декодирующее устройство каскадного кода

 

Союз Советсаа

Социалистических

Республик

Ш1 4372 19

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Зависимое от авт. свидетельства (22) Заявлено 24.03.71 (21) 1637229/18-24 с присоединением заявки № (32) Приоритет

Опубликовано 25.07.74. Бюллетень № 27

Дата опубликования описания 30.12.74 (51) Ч. Кл. Н 03k 13/34 государственный комитет

Совета Министров СССР по делам иоооретени9 и открытий (53) УДК 681.32(088.8) (72) Автор изобретения

Ф. 3. Келлер (71) Заявитель (54) ДЕКОДИРУЮЩЕЕ УСТРОЙСТВО КАСКАДНОГО КОДА

Изобретение — декодирующее устройство, совмещающее функции корректора ошибок и дешифратора, — может найти применение в системах телеуправления и связи.

Известные дешифраторы-корректоры циклических кодов на кольцевых управляемых регистрах сдвига, позволяющие наряду с дешифрированием иоправлять стирания и обнаруживать ошибки, не могут исправлять ошибки.

Известны также дешифраторы-,корректоры циклических кодов на кольцевых управляемых регистрах сдвига, позволяющие испра влять ошибки. Одна ко в таких устройствах с ростом числа исправляемых ошибок линейно растет число управляемых регистров сдвига.

Цель изобретения — построение inростых дешифраторов-корректоров с исправлением ошибок.

Предлагаемое декодирующее устройство каскадного кода, на первой и второй ступенях которого используются циклические коды, как и известные дешифраторы-корректоры, выполнено на,кольцевых управляемых регистрах сдвига, но в нем для исправления ошибок требуется лишь незначительное дополнительное оборудование, которое практически не зависи; от числа исправляемых ошибок.

Это достигнуто благодаря тому, что код первой ступени используется для обнаружения ошибок (комбинации кода первой ступени с обнаруженными ошибками стираются, а код второй ступени используется для исправления этих стираний). Достоинство этого алгоритма декодирования состоит в том, что дешифраторы на кольце вых управляемых регистрах сдвига, используемые в качестве декодирующих устройств кода пе рвой и второй ступеней, позволяют без каких-либо дополнительных затрат оборудования обнаруживать ошибки

10 (на первой сту пени декодирования) и исправлять стирания (на второй ступени декодирования).

В предлагавмом устройстве выходы кольцевого дешифратора первой ступени через двух15 входовые схемы «ИЛИ», вторые входы которых связаны с выходом инвертора,,соединены с одноименными входами кольцевого дешифратора второй ступени, вход инвертора связан с выходом м ноговходовой схемы «ИЛИ», 20 входы которой соединены соответственно с выходами кольцевого дешифратора первой ступени.

На чертеже представлена схема декодирующего устройства каскадного (9, 4)-кода с ми25 нимальным кодовым расстоянием Ы-4, исправляющего все одиночные и обнаруживающего все двойные ошибки.

Устройство состоит из кольцевого дешифратора 1 двоичного (3, 2)-кода первой сту1пе30 ни, состоящего из инфор,мационных входов 2

437219

Таблица 1

8 9 10 11

Первый подблок

1 1

1

8 9 10 11

Второй подблок

1 1 1 1

1 1

8 9 10 11

Третий подблок

1 1 1

Таблица 2

Состояние ячеек памяти

Декодируемая комбинация

44 45

51

46

49

41

35 37

S

2 и 3, двухвходовых схем «И» 4 — 7 и двоичных ячеек 8 — 11 памяти регистра сдвига; логичс ской схемы 12 согласования ступеней декодирования, состоящей из четырехвходовой схемы «ИЛИ» 13, инвертора 14 и двухвходовых схем «ИЛИ» 15 — 18; кольцевого дешифратора

19 четвертичного (3, 2)-кода Рида — Соломона второй ступени, состоящего из двухвходовых схем «И» 20 — 35 и двоичных ячеек 36 — 51 регистра сдвига.

Кольцевой дешифратор 1 выполнен на кольцевых управляемых регистрах сдвига, реализующих следующую систему кодовых колец двоичного (3, 2) -кода первой ступени: — 0 —, — 011 —.

Кольцевой дешифратор 19 выполнен на кольцевых управляемых регистрах сдвига, реализующих следующую систему кодовых колец четвертичного (3, 2)-кода Рида †Соломона второй ступени: †ΠвЂ, †011 вЂ, †022 †вЂ, — 123 —, — 033 —, — 132 —.

Выходы ячеек памяти дешифратора 19 являются выходами устройства.

Частота .сд вигающих им пульсов дешифратора 1 в три раза превышает частоту сдвитающих импульсов дешифратора 19 (шины HvIпульсов сдвига на чертеже не показа|ны).

Двоичные символы каскадного кода передаются, последовательно во времени и поступают: «О» на вход 2, а «1» — на вход 3 кольцевого дешифратора 1, где декодируется отделыно каждая комбинация кода первой ступени с основанием 2. Через каждые 3 такта считывается результат декодирования с дешифратора 1, выходные сигналы которого представляют собой символы кода второй ступени с основанием 4 и подаются через логическую схему 12 на вход кольцевого дешифратора 19, где производится декодирование кода второй ступени за 3 такта. При отсутствии ошибок в коде первой ступени выходные сигналы дешифратора 1 без изменений проходят через логическую схему 12 на входы дешифратора 19. При обнаружении ошибок нулевое состояние всех выходов дешифратора 1 преобразуется логической схемой 12 в единичные состояния всех входов дешифратора 19, благодаря чему исправляются стирания,в коде второй ступени.

B качестве примера рассмотрим процесс декодирования комбинации 011 100 101, которая получена из кодовой комбинации 011 110 101 в результате одной оши бки во втором подблоке. Рассмотрим сначала работу дешифратора 1. Процес с приема первого, второго и третьего подблока показан в табл. 1, На помним, что при приеме «О» управляющий сигнал подается на вход 2, а при приеме «1» — на вход 3, Перед приемом очередного подблока все ячейки па мяти дешифратора 1 устанавливаются в состоя ние «1» (п|и на устано в к и на чертеже не показа на).

Декоднруемая комбинация Состояние ячеек памяти

Таки м образом, после приема первого подблока в состоянии «1» окажется только ячей45 ка 11, что соответствует символу «1» в коде второй ступени, помысле приема второго подблока все ячейки окажутся в состоянии «О», что соответствует символу стирания S в коде второй ступени, и, наконец, после приема третье437219

Предмет изобретения

Составитель Ф. Келлер

Техред А. Дроздова

Редактор А. Батыгин

Корректор Л. Царькова

Заказ 3503 17 Изд. № 79 Тираж 811 Подписное

I IHI IHHI I Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская наб., д. 475

Типография, пр. Сапунова, 2 го подблока в состоянии «1» окажется только ячейка 10, что соответствует GHMIBQJIу «2» в коде второй ступени. Итак, на:вход дешифратора 19 поступает комбинация IS2. На помним, что логический блок 12;пропу стит импульс с выхода ячейки 11 (после приема первого подблока) и импульс с выхода ячейки

10 (после приема третьего подблока) без изменений на соответствующий вход дешифратора 19, а нулевое IcocTQBHHp выходов всех ячеек дешифратора 1 (после приема второго подблока) 1преобразует в единичное состояние всех входов дешифратора 19, благодаря чему будет исправлено стирание в коде второй ступени.

Процесс приема комбинации IS2 в,дешифраторе 19 показан IB табл, 2. Перед началом работы все ячейки устанавливаются в состояние «1».

В,результате декодирования искаженной комбинации в состоянии «1» окажется только ячейка 51, которая и зафиксирует результат декодирования. Такой же результат получится и при декодировании нвиюкаженной ком бинации, т. е. имело место ислра вление одной ошибки. Если число искажвнных подблокав с обнаруноиваемыми ошибками превышает корректирующую способность кода, то в результате декодирования несколько ячеек дешифратора 19 окажутся в состоянии «1», благодаря чему ошибочки обнаруживаются.

Если принят под блок с необнаруживаемыми ошибками, то в результате декодиро|вания все ячейки дешифратора 19 п ридут IB состояние

«О», благодаря чему ошибки также обнаруживаются.

Декодирующее устройство ка скадного кода, содержащее кольцевые дешифраторы первой

15 и второй ступени, построенные на кольцевых управляемых регистрах сдвига, д вухвходовые и м ноговходовые схемы «ИЛИ» и ин вертор, отл и ч а ю щеес,я тем, что, с целью сокращения оборудования, выходы кольцевого дешиф20 ратора первой ступени через д вухвходовые схемы «ИЛИ», вторые .входы которых соединены с выходом инвертора, соединены с одноименными входами кольцевого дешифратора второй сту|пени, вход инвертора соединен с

25 выходом м ноговходовой схемы «ИЛИ», входы которой соединены соответственно с выходами кольцевого дешифратора inepaoH ступени.