"устройство для исправления ошибок в системах передачи дискретной информации

 

ОП ИСАНИЕ

ИЗОБРЕТЕН Ия

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалмстмческих

Респубпнк

i «663120 (61) Дополнительное к авт. свид-ву— (22) Заявлено 04.03.77 (21) 2461681/18-09 с присоединением заявки №вЂ” (23) Приоритет— (51) М.К .

Н 04 L 1/10

Гоеударатвеииый комитет

СССР по делам изабретеиий и еткрытий

Опубликовано 15.05.79. Бюллетень № 18 (53) УДК621.394..14 (088.8) Дата опубликования описания 20.05.79 (72) Авторы изобретения

С. А. Осмоловский и В. В. Насыпный (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ИСПРАВЛЕНИЯ ОШИБОК

В СИСТЕМАХ ПЕРЕДАЧИ

ДИСКРЕТНОЙ ИНФОРМАЦИИ

Изобретение относится к радиотехнике.

Известно устройство для исправления ошибок в системах передачи дискретной информации, содержащее последовательно соединенные декодер, первый регистр памяти и блок сравнения, а также накопитель, к одному из входов которого подключен выход ключа, анализатор, выход которого подключен к одному из входов элемента ИЛИ, второй регистр памяти и блок элементов НЕ (1j.

Однако известное устройство характеризуется недостаточной помехоустойчивостью.

Цель изобретения — повышение помехоустойчи вости.

Для этого в устройство для исправления ошибок в системах передачи дискретной ин 5 формации, содержащее последовательно соединенные декодер, первый регистр памяти и блок сравнения, а также накопитель, к одному из входов которого подключен выход ключа, анализатор, выход которого подключен к одному из входов элемента ИЛИ, 2о второй регистр памяти и блок элементов НЕ, введены элемент запрета, два элемента И, регистр ошибок, регистр правильного принятого блока, регистр блока, принятого с ошибкой, и блок элементов И, при этом выход

«ошибка» блока сравнения подключен к входам анализатора непосредственно, через последовательно соединенные регистр ошибок и блок элементов НЕ, через последовательно соединенные элемент запрета, к другому входу которого подключен эталонный выход первого регистра памяти, и регистр правильно принятого блока и через последовательно соединенные первый элемент И, к другому входу которого подключен проверочный выход первого регистра памяти, и регистр блока, принятого с ошибкой, другой выход которого подключен к входу ключа, к управ ляющему входу которого подключены через блок элементов И выходы регистра ошибок, соответствующий выход которого через последовательно соединенные второй элемент

И, к другому входу которого подключен выход «верно» блока сравнения, и элемент

ИЛИ подключен к другим входам блока элеметов И и к входу «сброс» регистра ошибок, выход «переполнение» которого подключен к входу «стирание» накопителя, к другому входу которого подключен соответствующий выход первого регистра памяти, эталонный выход которого через второй регистр памяти

663120 подключен к другому входу блока сравнения, Ч разрядов, записывается «1» и сл а анализатор выполнен в ви иде двух ключеи, тельно, число единиц, записанных в егист выходы которых подключены к входам блока ошибок 13 становится сравнения п и эт р этом входы этих-ключей яв- подряд обнаруженных ошибок в п инятых ляются соответственно входами анализатора кодо б р вых локах; запрещается запись через запрета декодированного с обнауправляющие входы ключей, объединенные элемент зап ета 5 с авнения— между собой, и управляющий вход блока РУженной ошибкой блока в РегистР10

p — соответственно первым и вто- него правильно принятого блок б тр последым п ав о лока, что обеса выхо бл р у р ляющими входами анализатора, печивает сохранение в нем со б о щении последзатора. д лока сравнения — выходом анали- него блока, декодированног б б — о ез о наруженной ошибки в регистр 8 блока с ошибкой

На чертеже дана структурная электри- to записываются символы сооб ческая сх ема предлагаемого устроиства. Дящих в состав проверочной комбинации

Устройство содержит декодер 1, первый декодированного блока; в блоке сравнения: регистр памяти 2, блок сравнения 3, второй 18 после записи инфо ма и р р ти, элемент запрета 5, како- блока с ошибкой происходит срав егист памяти 4 э питель 6 кл 7 дит сравнение симюч 7, регистр 8 блока, принято- волов одноименных сообщени" нии, записанных ши кой, анализатор 9, регистр !О в регистр 10 последнего правильно приняправильно принятого блока, элемент И 11 того блока и р регистр лока с ошибкой.

8 б элемент И,:1И 12, регистр ошибок 13, блок элементов НВ 14, блок элементов И 15 и . ВыбоР одноименных сообщений из Укаэлемент H 16. анализатор 9 содержит ключ занных РегистРов 8 и 10 длЯ подачи на блок

17 блок сравнения 18 и ключ !9 2о сравнения 18 анализа ора 9 Осущес вляе ся устройство Работает следующим обра посредством ключей 17 и 19, упРавляемых с помощью регистра ошибок 13 и блока элеПринятый очередной кодовый блок после декодированйя"-пбступает в первый регистр Допустим, что декодирован кодовый блок волы записываются в накопитель 6 приема только U + 1 блок. При сравнении проверочнои комбинации принятого кодового блок а с э а л о н о м, о б Р а з о в а н ы м и з с о о б щ е н и и нения 3, на второй вход которого из второго лока i +, ошибка в нем обнаРУжитсЯ регистра памяти 4 поступают символы ког за счет искажениЯ эталона. В этом слУчае бинаций предыдущего блока, используе ые в регистр 8 блока с ошибкой будут занесев качестве эталона. После сравнения сооб- ны символы проверочной комбинации блощения, входящие в состав принятого б ка и +2 а в РегистРе Ошибок 13, ВыхоДЬ! лока, Ч 1 символь! которых будут использоваться как - Р ЗРЯДОВ котоРОГО, начинаЯ со ВТОРОГО эталон для последую его Koltoaoro бло а аРаллельно соединены с входами блока элезаписываются во второй рег стр памяти 4, зз ментов НЕ 14 и блока элементов И 15 буи в случае правильного приема блока (сов лет за !сана комбинациЯ 1100. В РегистРе падения сравниваемых си волов) через э, е 0 последнего пРавильно принятого блока !

0 мент запрета 5 на запрещающий в О к " находятся соответствующие сообщения бло..., .рого с выхода «ошибка» блока срав 3 ка . Количество РазРЯдов РегистРа ошибок !3 в сигнал не подается, поступает так т также в реок, в которых записаны нули после декодирования очередного кодового блока, определяют число одноименных сообщений, находящихся в регистрах О, 8 правильно принятого блока и блока с ошибкои, кото° ь пРиема, Удет выдана рые необхо имо вы потребителю после приема посл едующих

М Р д Вь!дать на блок сравнения л „. игналами, подаваемыми с выходов бло18. Сиг ка элементов НЕ 14 через ключи 17 и 19 на блок сравнения 18 с регистров 8 и 10 блори о наружении ошибки в принятом ка с ошибкой и п авил н хороаом блоке если количество под

oro и последнего правильно принятого бло- кч блок U +2 т в данном случае посколька. В к с в канале не искажен, с.вы» лока сравнения 18 сигнал а. этом случае с выхода «ошибка» бло- "хода «ве„"но» б ий в ка сравнения 3 снимается сигнал, поступаю- через элемент И г1И 12 ! т . поступит на вторые

5 на то о щ " регистр ошибок 13, элемент запрета входы элементов И бл в лока элементов И 15,, на Второй вход элемента И 16 и на уп- на первые входы которых авляющий вхо

ых подаются сигнакото ом в р " х д блока сравнения 18, по лы C выходов разрядов ре б 13, ° р у в регистр ошибок 13, содержащий Количество разрядов, начиная со второго, 663120

5 регистра ошибок 13, в которые записаны «1» определяют количество предыдущих кодовых блоков, информационные сообщения которых необходимо исправить. В рассматриваемом примере «1» со второго разряда регистра ошибок 13 поступит на первый вход первого элемента И блока элементов И 15 сигнал, с выхода которого обеспечится запись через ключ 7 символов информационного блока

Ui+ 1 из регистра 8 блока с ошибкой, в котором хранятся сообщения, в данном случае не искаженного блока Ui + 2, в накопитель 6 приема вместо находящейся там информационной комбинации кодового блока

U i + 1, таким образом происходит исправление искаженных информационных комбинаций. Сигналом с выхода «верно» блока сравнения 18, поступающим на вход «сброс» регистра ошибок 13, осуществляется стирание записанной в него комбинации.

Если число подряд обнаруженных ошибок в кодовых блоках равно М (в этом случае в регистре ошибок 13 записаны од ни «1»), а последующий М+1-ый блок декодирован без обнаруженной ошибки, то за счет проверочной комбинации последне. го блока принятого с ошибкой, который в этом случае в канале не искажен, произойдет исправление информационных сообщений предыдущих М-1 кодовых блоков.

При этом сигнал ошибка с выхода блока сравнения 3 не поступает и, следовательно, за.писи принятого блока в регистр 8 с ошибкой, в котором находится предыдущий блок, последний из числа декодированных с обнаруженной ошибкой, не будет, не произойдет также и записи «1» в регистр ошибок

13. Сообщения декодированного блэка будут записаны в регистр 10 правильно принятого блока.

Сигнал «верно» с блока сравнения 3 через элемент И 11, на второй вход которого подано отпирающее напряжение с выхода, М-го разряда регистра ошибок 13, элемент ИЛИ 12 поступит на вторые входы элементов И блока элементов И 15, на первые входы которых подано отпирающее напряжение с заполненного «единицами» регистра ошибок 13, в этом случае сигналы с выхода элементов И блока элементов И

15 через ключи 7 произведут запись М-1 сообщений последнего декодированного с обнаруженной ошибкой блока, находящегося в регистре 8 блока с ошибкой, в накопитель 6 приема, вместо находящихся там комбинаций М-1 предыдущих блоков. Сигналом, поступившим на вход «сброс» регистра ошибок 13, производится стирание записанной в него комбинации. Если же при уСловии, что число подряд обнаруЖенных ошйбок равно М, последующий М + 1-ый блок декодирован с ошибкой, то в регистр — ошибок 13 сигналом с выхода «ошибка» блока сравнения 3 будет записана «1». Тогда сигнал с выхода «переполнение» регистS

1О

6 ра ошибок 13 поступит на вход «стирание» накопителя 6 приема и произойдет стирание первого из числа М блоков, декодированных с обнаруженной ошибкой, после чего прием продолжается. Регистр ошибок 13 в этом случае не сбрасывается и если последующий кодовый блок будет декодирован без ошибки, то за счет проверочной комбинации предыдущего блока, описанным выше образом, произойдет исправление сообщений информационно связанных с ним М-1 блоков. Если же последующий блок будет также декодирован с ошибкой, то произойдет стирание из накопителя 6 приема информационной комбинации, следующей за стертой ранее.

1S

Формула изобретения

1. Устройство для исправления ошибок в системах передачи дискретной информации, содержащее последовательно соединенные декодер, первый регистр памяти и блок сравнения, а также накопитель, к одному из входов которого подключен выход ключа, анализатор, выход которого подключен к одному из входов элемента ИЛИ, второй реп гистр памяти и блок элементов НЕ, отличающееся тем, что, с целью повышения помехоустойчивости, в него введены элемент запре та, два элемента И, регистр ошибок, регистр правильно принятого блока, регистр блока, принятого с ошибкой, и блок элементов И, при этом выход «ошибка» блока сравнения подключен к входам анализатора непосредственно, через последовательно соединенные регистр ошибок и блок элементов НЕ, через последовательно соединенные элемент запрета, к другому входу которого подключен эталонный выход первого регистра памяти, и регистр правильно принятого блока и через последовательно соединенные первый элемент И, к другому входу которого подключен проверочный выход первого регистра памяти, и регистр блока, принятого с ошибкой, другой выход которого подключен к входу ключа, к управляющему входу которого подключены через блок элементов

И выходы регистра ошибок, соответствующий выход которого через последовательно соединенные второй элемент И, к другому входу которого подключен выход «верно» блока сравнения, и элемент ИЛИ подключен к другим входам блока элементов И и к входу «сброс» регистра ошибок, выход «не о реполнение» которого подключен к входу

«стирание» накопителя, к другому входу которого подключен соответствующий выход первого регистра памяти, эталонный выход которого через второй регистр памяти подключен к другому ходу блока сравнения.

2. Устройство по п.1, отличающееся тем, что анализатор выполнен в виде двух ключей, выходы которых подключены к входам

663120

„mupoao e""

Составитель Г. Серова

Редактор К. Щадилова Техред О. Луговая Корректор Е. Лукач

Заказ 2728/60 Тираж 774 Подписное

U H И И ПИ Государственного комитета СССР по делам изобретений и открытий

I 13035, Москва. Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент», г.,Ужгород, ул. Проектная. 4 блока сравнения, при этом входы этих ключей являются соответственно входами анализатора, управляющие входы ключей, объединенные между собой, и управляющий вход блока сравнения — соответственно первым и вторым управляющими входами анализатора, а выход блока сравнения — выходом анализатора.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР № 544151, кл. Н 04 L 1/10, 1974.