Преобразователь -разрядного двоичного кода

Авторы патента:

G06F5/02 - Способы или устройства для преобразования данных без изменения порядка их следования или объема информации, подлежащей обработке (кодирование, декодирование или преобразование кода вообще H03M)

О П И С .А Н И Е «> 444178

ИЗОБРЕТЕН ИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено03. 01.73 (21) 1873540/18-24 с присоединением заявки №(23) Приоритет (51) М. Кл.

G 06 f 5/02

Государственный номнтет

Coaera Инннстров СССР по делам нэооретеннй н открыт»»

ОпУбликовано25.09.74.БюллЕтЕнь № 35 (53) УДК 681.325е53 (088. 8) Дата опубликования описания 19.09.75 (72) Автор изобретения

С. Г1. Величко (71) Заявитель (54) ПРЕОБРАЗОВАТЕЛЬ п -РАЗРЯДНОГО ДВОИЧНОГО КОДА

Изобретение касается автоматики и вычислительной техники и предназначено для преобразования двоичного кода в специальный код, использующий три состояния из четырех.

Известны преобразователи кодов, выполненные на сумматорах и служащие для преобразования двоичного кода в код с другим основанием. Но для получения выходного кода необходимо применять дешифратор.

Предложенное устройство отличается тем, что входы сумматора каждого К-го разряда / 0 (K (g - 1/ соединены с выходами переноса сумматора /К-1/-го разряда и с шинами подачи К-го, /К + 2/го и /К + 4/-го разрядов, входы сумматора самого младшего .разряда соединены с выходами переноса последующего старшего разряда.

Это позволяет получить на выходе преобразователя специальный код, испол зуюший три состояния двоичного кода из четырех, без использования дешифратора, т.е. позволяет упростить устройство.

На чертеже изображена схема пред лагаемого устройства.

Устройство содержит тт, сумматоров

1-9, причем сумматор 1 образует млад» о

1 ший разряд (с весом 2 ) многоразрядного параллельного сумматора, сумматор

2 образует разряд с весом 2, ... сумма

1 тор 3 вЂ” с весом 2к-4, сумматор 4 вЂ” с весом 2к 3, сумматор 5 - с весом 2к 2, сумматор 6 - с весом 2к-1, сумматор

7 вЂ” с весом 2к, ..., сумматор 8 -с весом

"-2

2 вЂ”, сумматор 9 вЂ” с весом 2 -1-..Значение разрядов входного двоичного кода с весами 2о, 2, 22 23 24 25, "

15 2к 4 2к-3 2к-2 2 к-1,й к к+1 и ю Э и и t

2к+2 2к+3, 2к+ ., 2п-2, 2" 1 подаются на сумматоры по шинам 10 26 соответственно. Значение разрядов выход;»

20 ного кода А,- А1..., A 4, А, А о* 1" к 4 к 3 к2

A А,..., А, А, А снимаются с выходов 27 вЂ” 36 соответственно. Зна: ееиия переиосое мещду сумматорами 1

2!I 9 передаются по шинам 37.

444 178

На сумматоре -ro разряда (т.е. с весом 2", где О(К4,В-1) подаются следуюшие слагаемые; разряды 2", 2"+2, к+4

2, заданного числа и перенос из (К о го разряда. На сумматор 1 с весом 2 подается перенос с сумматора 2 -с весом

Специальный код

Число, прибавляемое к двоичному коду

5 для получения спец. кода

О О

О О 1

О 1 1

О О

14 о

1 1

1 О 1 О

О 1 1 О

1 О О

О 1 О

1 О + 5

1 О + 6

1 О + 7

1 О О 1

0 1 О 1

1 О О 1

1 .G 1 1

О 1 1 1

1 1 1 1

1 О О О

1 0

1 О

0 1

О О

26 и т.д.

Число Двоичный код

1 2 4 8 16

1 О О О О

О 1 О О 0

1 1 О О О

1 0 1 0 О

1 1 1 О О

О О О 1 О

1 0 0 1 О

О 1 О 1 О

1 1 О 1 О

О 0 1 1 О

1 О 1 1 О

О 1 1 1 0

1 1 1 1 О

0 О 0 О 1

1 1 О О

О О 1 О

1 О 1 О

О 1 1 О

1 1 1 О

О О О 1

1 0 О 1

О. 1 О 1

21. Указанное соединение сумматоров позволяет осушествить сложение заданного числа с дополнительным слагаемым, величина которого связана с заданным числом так, как указано в таблице. В результате сложения получаем заданное число в специальном коде.

А А А А A о

1 О 0 О 0 О + О

О 1 О О 0 О + О

1 1 О О О О + О

1 О 1 О О О + 1

О 1 1 0 О О + 1

1 1 1 О О О + 1

1 О О 1 О О + 2

О 1 0 1 О О + 2

1 1 О 1 О О + 2

1 О 1 1 О О + 3

0 1 1 1 О О + 3

1 1 1 1 0 0 + 3

1 О О О 1 0 + 4

0 0 1 О + 4

О О 1 О + 4

1 1 1 О 1 0 + 5

4Ь44178

Предмет изобретения

Преобразователь tl --разрядного двоичного кода, содержаший g сумматоров, 5 о т л и ч а ю ш и и с я тем, что, с целью упрошения устройства, входы сумматора

1 с

6 каждого К-го разряда (О 4 К 4Ю-1 ) соединены с выходамй переноса сумматора (К-1)го разряда и с шинами подачи К-го, (К+2)го и (К+4)-го разрядов, входы сумматора самого младшего разряда соединены с выФ ходами переноса последуюшего старшего разряда.

444178

1 г.

Составитель В.игнатУшенко

Редактор А.Морозова Техред Г.Васильева Корректор О.тюрина

Подписное

Заказ,30бф Изд. ¹ Щ Тираж g (/

ЦНИИПИ Государственного комитета Совета Министров СССР но делам изобретений н открытий

Москва, Ж-35 Раушская наб„д. 4/5

Преобразователь -разрядного двоичного кода

Похожие патенты:

Шифратор // 443381

Преобразователь кодов // 443380

Многоканальное устройство для автоматического кодирования информации // 439802

Устройство для преобразования десяти ных чисел в двоичные // 439801

Преобразователь двоичной кодовой последовательности импульсов в псевдотроичную кодовую последовательность // 439800

Устройство для преобразования информации // 438013

Преобразователь двоичного кода в двоично-десятичный // 437069

Устройство для преобразования двоично-десятичных чисел в двоичные // 437068

Побайтный преобразователь из двоичного в двоично- кодированное остаточное представление // 437067

Оюопалпаш^т: о- vk:;n..,.^j,ойол^штека fvisaв. г. колосов и в. н. тисенколенинградский ордена ленина политехнический институт им. м. и. калинина'-м. кл. н 03k 13/00удк 681.325.53(088.8)_в п т ?^«онда.10перт0|| // 366570

Иерархическая сеть связи // 2118069

Изобретение относится к построению сетей связи для передачи информации по вычислительным сетям

Аккордный шифратор // 2134444

Изобретение относится к автоматике и вычислительной технике, в частности, может быть использовано в системах обработки информации при реализации технических средств цифровых вычислительных машин и дискретной автоматики

Аккордный шифратор // 2134445

Изобретение относится к автоматике и вычислительной технике, в частности может быть использовано в системах обработки информации при реализации технических средств цифровых, вычислительных машин и дискретной автоматики

Узел кодирования и/или декодирования информации, система передачи информации с уплотнением каналов, система передачи информации в телекоммуникационной сети // 2159507

Преобразователь кода грея в параллельный двоичный код // 2248033

Изобретение относится к устройствам автоматики и вычислительной техники, и может быть использовано, например, в преобразователях “перемещение-код” приводов контрольно-измерительных систем

Параллельный счетчик единичных сигналов // 2260204

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления

Идентификатор числа единичных сигналов // 2277260

Параллельный счетчик единичных сигналов // 2284655

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др

Архитектура служб последовательности выполняемых действий // 2344466

Изобретение относится к технологиям автоматизированной последовательности выполняемых действий

Способ сообщения о скорости передачи данных от клиента в передаче мультимедийного потока // 2367003

Изобретение относится к способу сообщения и согласования между клиентом с ограниченными ресурсами и сервером в услуге передачи мультимедийного потока, связанному с доставкой пакетов данных