Оюопалпаш^т: о- vk:;n..,.^j,ойол^штека fvisaв. г. колосов и в. н. тисенколенинградский ордена ленина политехнический институт им. м. и. калинина'-м. кл. н 03k 13/00удк 681.325.53(088.8)_в п т ?^«онда.10перт0||

Авторы патента:

H03M7/22 - в "1 из m" коды или из них

G06F5 - Способы или устройства для преобразования данных без изменения порядка их следования или объема информации, подлежащей обработке (кодирование, декодирование или преобразование кода вообще H03M)

Союз Советских

Социалистических

Республик

ОПИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства ¹â€”

М. Кл. Н 03k 1300

Заявлено 10.Х1.1970 (№ 1490437/18-24) с присоединением заявки №вЂ”

ПриоритетвЂ”

Опублт ковано 16.1.1973. Бюллетень ¹ 7

Дата опубликования описания 17.IV.1973

Комитет по делам изобретений и открытий при Совете Министров

СССР

УДК 681.325,53(088.8) Авторы изобретения

В. Г. Колосов и В. H. Тисенко

Ленинградский ордена Ленина политехнический институт им. M. И. Калинина

Заявитель

Ф9Щ 34ьбР16В

ДЕШИФРИРУ1ОЩЕЕ УСТРОЙСТВО

Изобретение относится к вычислительной технике и может быть использовано в цифровых уни версальных и специализированных вычислительных устройствах.

Известны дешифрирующие устройства, состоящие из регистра адреса (РА), схемы дешифрации (СД),и выходных ключей (ВК) .

Цель изобретения вЂ” повышение экономичности и .надежности устройства. Это достигается тем, что устройство содержит коммутатор, первый вход которого подключен к регистру адреса, а выходы вЂ” к блоку выходных ключей. Устройство также состоит из схемы сравнения, выходы которой соединены со вторым и третьим входами, коммутатора.

П ричем первый вход схемы сравнения связан с:регистром адреса. Кроме того, устройство содержит схему дешифрации, выходом подключенную ко второму входу схемы сравнения, а входом вЂ” к блоку выходных ключей.

Предлагаемое изобретение поясняется чертежом.

Устройство состоит из регистра 1 адреса, выходы которого подключены к схеме 2 сравнения, и коммутатора 3, выходы которого посредством выходных ши|н 4 подключены к блоиу 5 выходных ключей. Выходы блока 5 подключены к схеме б шифрации, которая подключена к схеме 2. Схема 2 имеет два выхода: 7 («не равны») и 8 («равны»), которые подключены к кс.ммутатору 8. Регистр 1 имеет входы 9, а также вход 10 («опрос

РА»), который соединен со входом 11 («запуск») коммутатора 8.

Устройство работает следующим образом.

Кодовая комбинация, соответствующая нужному адресу, по входам 9 поступает в регистр 1. Далее в РА на вход 10 подается сигнал «опрос РА», по которому кодовая комбинация из регистра 1 поступает в схему 2, Сигнал «опрос РА» и на вход 11 коммутатора 8, при этом он используется в качестве сигнала «запуск коммутатора». При получении сигнала «запуск» коммутатор 8 производит последовательное, начиная с первого, возбуждение выходов блока 5. Прп этом номер возбужденного выхода блока 5 кодируется в схеме 6, а соответствующая кодовая комбинация поступает в схему 2, где и сравнивается с полученной ранее кодовой комбинацией из регистра 1. В случае несовпадения кодовых комбинаций возбуждается выход 7 схемы 2, что соответствует подаче на коммутатор 8 сигнала разрешения на возбуждение очередного выхода коммутатора 3. При совпадении кодовых комбинаций возбуждается выход 8 схемы 2, что соответствует подаче на коммутатор 3 сигнала «останов». Таким образом, путем последовательного возбуждения

Зо выходов блока 5 и сравнения его номера с ко366570

Предмет изобретения

Составитель В. Орлова

Техред Т. Курилко

Редактор Г. Мозжечкова

Корректоры Г. Запорожец и Л. Новожилова

Заказ 118/565 Изд. № 135 Тираж 780 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Я-35, Раушскан наб., д. 4/5

Тип. Харьк. фил. пред. сПатент» довой комбинацией нужного адреса производится выбор нужного IBBIxopíîãо ключа.

Устройспво изготавливается более экономичными средствами, так как СД в нем отсутспвует. Коммутатор 8 и схемы б и 2 орга низовываются с гораздо меньшим количеством более, надежных элементов (надример, организовываются на шести магнитных сердечниках). Кроме того, путем незначительных ,переделок блока 5 можно возложить на них и функции коммутатора 8. Для этого достаточно организовать последовательный, начиная с первого, за пуск выходных ключей друг от друга при наличии разрешающего сигнала с выхода 7 схемы 2, чпо легко выполняется лри построении схемы ВК, например на феррит-транзисторных ячейках, и требует лишь одного дополнительного входа подготовки каж дой ячейки от,предыдущей. . Предлагаемое устройство предполагает последовательное возбуждение IBcQx ключей в блоке выходных ключей, включая и нужный, п1оэтому ограничивают использование его случаем, когда возбуждение ненужных выходных ключей не является опасным для последующих приемничков выходных сигналов. К такому случаю относится, например, использование дешифрирующего устройства для выборки.координат Х и Y.â ЗУ с совпадением полутоков. При этом работа дешифрирующего устройства прои сходит следующим образом.

Сначала подбирается нужный выход дешифратора Х, затем подбирается нужный выход дешифратора У, после чего производится возбуждение подобранных выходов обоих дешифраторов (поочередный,подбор по координатам Х и Y не опасен для,накопителя, так как

IlpII этом совпадения полутоков не происходит) .

Допускается входы схемы б подключать не к выходам блока 5, а к выходам коммутатора 8.

Дешифрир ующее устройство, содержащее регистр адреса, блок выходных ключей,отличающееся тем, что, с целью, повышения экономичности и надежности, оно содержит коммутатор, первый вход кото1рого подключен к регистру адреса, а выходы вЂ” к блоку выходных ключей, схему сравнения, выходы которой соединены со IBTopbIM и третьим входами коммутатора, первый вход схемы сравнения связан с регистром адреса, и схему шифрации, выходом подключенную ко второму входу схемы сравнения, а входом вЂ” к блоку выходных ключей.