Многовходовое суммирующее устровйство

 

Союз Советских 45534l оциалистических

Республик

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Зависимое î" авт. свидетельства— (22) Заявлено 24.09.71 (21) 1699542/18-24 с присоединением заявки №вЂ” (32) Приоритет—

Опубликовано 30.12.74. Бюллетень ¹ 48

Дата опубликования описания 30.05.75 (51) М. Кл. 6 06f 7 50

Государственный комитет

Совета Министров СССР по делам изобретений и OTKpblTHM (53) У Ч,К 681.325.5 (088.8) (72) Автор изобретения

В. И. Манаенков (71 ) Заявитель (54) МНО! ОВХОДOBOE СУММИРУЮЩЕЕ УСТРОЙСТВО

Изобретение относится к области вычислительной техники и может быть использовано при разработке арифметических устройств.

Известно многовходовое суммирующее устройство, содержащее в каждом разряде сумматоры, сгруппированные в линейки. Выходы «сумма» каждого сумматора младших линеек соединены с входами сумматоров последующих линеек.

Цель изобретения — повышение быстродействия устройства.

Это достигается тем, что в нем шины всех слагаемых каждого разряда подключены к входам сумматоров первой линейки, а выходы переноса сумматоров младших линеек соединены с одними из входов сумматорог, последующих линеек соседнего старшего разряда.

На чертеже приведена схема двух разрядов суммирующего устройства ца девять чисел.

Каждый разряд устройства разбит на линейки 1 — 5 (показаны штрихпупктирными линиями), ца вход..ые шины 6 — 23 которых поступают цифры разрядов девяти слагаемых.

В состав псрвои линейки Dxo;IHò пеполыыс сумматоры 24 — 29, во вторую — сумматоры

30 — 33, а остальные три линейки содержат по два таких сумматора. Каждая пара неполных сумматоров образует полньш сумматор

kI3 три входа, для его выход 34 суммы каждого неполного сумматора 24 соединен с входом сумматора 5, а выходы 35 переноса обоих неполных сумматоров 24 ц 25 объединены п образуют один выход 36 переноса.

На входы 37 — -14 младшего разряда суммирующего устройства подаются сигналы переносов с младц.его разряда. С выходов 45 — 52 снимаются переносы со старшего разряда, с (о выходов 53 и 54 — значение суммы каждого пз разрядов сумматора.

Выходы 55, 56 и 57 сумматоров первой линейки подключены к входам сумматоров

30, 31 второй линейки. Аналогично соединя(; ются выходы сухтататоров каждой линейки разряда суммирующего устройства.

Число входных шин переносов в разряд определяется количеством суммируемых чисел и и порядковым номером разряда. С рос20 том порядкового номера разряда, начиная с самого младшего, увеличивается количество шпн переносов в него. В процессе этого росга достигается предельная цифра (и — 1), которая остается и для всех îî tcc старших разрядов с порядковым номером цс более чем (г+1), где r — разрядность суммпруемых чисел. Самый младший разряд, содержащий (n — 1) шин переносов, имеет ту особенность, что с него начинается цепочка последователь30 ного распространения переноса в старшие

3 разряды. В разрядах с порядковым номером, большим (r+ 1), количество шин переносов в разряд постепенно падает до единицы в самом старшем разряде устройства. Количество линеек в разряде зависит от порядкового номера его и количества слагаемых.

При суммировании девяти чисел максимальное количество чннеск в разрядах равно пяти. Количество разрядов сумматора определяется количеством п и разрядностью суммирующих чисел.

Указанный метод построения суммирующего устройства обеспечивает параллельное распространение переносов во всех разрядах одновременно и наличие всего одной цепочки последовательного распространения переноса независимо от числа слагаемых.

Устройство работает следующим образом.

На входные шины чисел разрядов (6 — 23) поступают одновременно сигналы, обработка которых ведется на первой линейке каждого из разрядов. Пройдя элементы первых линеек разрядов (в т-м разряде это 24 — 29, сигналы с выходов суммы сумматоров первых линеек подаются на входы сумматоров второй линейки этого же разряда (элементы 30, 31), сигналы с выходов переноса — на входы сумматоров второй линейки соседнего старшего разряда (элементы 32, 33 в (т+1)-м разряде). В следующих по порядку линейках (второй, третьей и т. д.) сигналы обрабатываются аналогичным образом до тех пор, пока сигнал пройдет на выход суммы сумматора последней (пятой),чинейкн разрядов (выходы 53 и 54) .

Рассмотрим конкретный пример работы сумматора.

Пусть на входные шины 6 — 10 чисел подаются пять сигналов, соответствующих единицам в кодах суммируемых чисел m-го разряда, à»а входные шины 40 и 41 переносов— два сигнала, соответствующие единицам в кодах переносов из (m — 1)-ro разряда.

На остальные входные шины разрядов поступают сигналы, соответствующие нулям в кодах чисел или переносов. При рассмотренных усчовиях пунктирные линии около цепей коммутации наглядно иллюстрируют динамику прохождения сигналов в двух разрядах устройства. При этом коды суммы в

m-м и (m+1)-м разрядах содержат единицы (выходы 53, 54), а из (m+1)-го разряда вы45534 1

4 ) рабатывается один сигнал переноса (по шине 49) в (т+2)-й разряд. Уровень расположения шин переносов по линейке разряда соответствует очередности по времени появления сигнала в шине переноса.

Суммирующее устройство содержит минимально возможное количество логических элементов в схеме и имеет высокую скорость суммирования чисел.

Можно показать, что время суммирования и чисел разрядностью г на предлагаемом устройстве составляет величину

= (6,6 lgqn — 4,6) т, + (r — 1) т,.

Задержки элементов «И», «ИЛИ», «ЗЛПРЕТ», из которых состоит неполный сумматор, приняты одинаковыми и обозначены в формуле т, . Первое слагаемое представляет собой время параллельного распространения

2р переносов в устройстве с точностью до 2т, Важно отметить логарифмический характер зависимоСти его DT количества суммируемых

1исе..ч, что обеспечивает слабое увеличение т с ростом и.

25 Второе слагаемое определяет время сквозного распространения переноса в суммирующем устройстве.

Необходимый для построения устройства объем оборудования в единицах неполного сумматора может быть определен по выражению

Е. = 2 (и — 1) r — (lgzn) >ц

Здесь второе слагаемое означает округле35 нне значения до целого в большую сторону.

Предмет изобретения

4р Многовходовое суммирующее устройство, содержащее в каждом разряде сумматоры, сгруппированные в линейки, выходы «сумма» каждого сумматора младших линеек соединены с входами сумматоров последующих лиq; неек, отличающееся тем, что, с целью повышения быстродействия устройства, в нем шины всех слагаемых каждого разряда подключены к входам суМматоров первой линейки, а выходы переноса сумматоров младших ли5Q неек соединены с одними из входов сумматоров последующих линеек соседнего старшего рдзряда.

455341

17

РО

Л

zz

Л б

7 д

Я

11

12

Составитель А. Войников

Текред Г. Васильева

Коррсктоp Е. Кашина

Редактор И. Грузова

Заказ 864

Изд. № 1969 Тираж 624 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР но делам изобретений и открытий

Москва, 7К-36, Раушская наб., д. 4/6

МОТ, Загорский филиал

Многовходовое суммирующее устровйство Многовходовое суммирующее устровйство Многовходовое суммирующее устровйство 

 

Похожие патенты:

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных автоматах для сложения - вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к цифровой связи, автоматике и вычислительной технике и может быть использовано при реализации параллельных выделителей канальных цифровых сигналов, устройств сигнализации и устройств для подсчета количества единиц в двоичной комбинации

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также вычислительных устройств

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в дискретных автоматах для сложения-вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к вычислительной технике, в частности к способам суммирования чисел, и может быть использовано при построении арифметических устройств ЭВМ для повышения их быстродействия

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к вычислительной технике и может быть использовано при проектировании вычислительных узлов в составе специализированных БИС на основе МОП транзисторов

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда
Наверх