Универсальная логическая ячейка

 

Соез Соеетскиз

Сопизлиотичеокиз

Республик

Зависимое ст авт. свидетельства №

Заявлено 05.1.1967 (№ 1124876/26-24) с присоединением заявки №

Приоритет

Опубликовано 19.11.1968. Бюллетень ¹ 8

Дата опубликования описания 15.IV.1968.

Кл. 42m3, 1/00

21а>, Зб/18

МПК б 06f

Н 03k

УДК 681.325.6(088.8) Комитет по делам изобретений и открытий при Совете тйиниотрое

СССР

Авторы изобретения

В. И. Антоненко, В. П. Иванцов, Г. М. Кудинов, В, И. Шаповалов и К. Л. Афанасьев

Таганрогский радиотехнический институт

Заявитель

УНИВЕРСАЛЬНАЯ ЛОГИЧЕСКАЯ ЯЧЕЙКА

Универсальные логические ячейки, содержаIgHe элемент па мяти на двух последовательна включенных туннельных диодах и транзисторы считывания, известны, требуют строгих допусков на параметры туннельных диомидов и источников питания.

Предлеж енин ая ячейка содержит дополнительные транз исто ры сб роса, включенные по схеме с общим эмиттерсм, коллекторы которых соединены вместе и подключены к точке соединения туннельных диодов элемента памяти, а базы через резисторы — к источникам сигналов сброса.

Такое исполнение позволяет расширить допуски на параметры туннельных диодов и источники питания.

Универсальная логическая ячейка, представленная на чертеже, состоит из узла памяти на двух последовательно включенных

T) ннельных диодах 1 и 2, узла считывания на транзисторах 8и4 и резистора,х 7,,и 8, узла сброса на транзисторах 5 и б и резисторах

С и 10.

На зажим 11,подают сигналы записи, а на зажимы 12 и 18 — сигналы сброса информаиии. Зажимы 14, 15 и 1б подключаются к источникам lIHTdн ия. Выходные сигналы снимают с зажимов 17 и 18.

Узел памяти имеет два устойчивых состояния, одно из которых условно принимается за

«единичное» (низковольт|ное состояние туннельного диода 2 и высоковольтное — диода 1), а другое — за «нулевое» (высоко вольтное состояние туннельного диода 1 и низковольтное — диода 2) .

Пусть в исходном состоянии в ячейке записан «нуль», т. е. тунне IbHblli диод 2,находится в низковольтном состоянии. При этом напряжен ие на выходе узла памяти практически равно нулю.

Поэтому считывающие транзисторы 8 и 4 имеют нулевой потенциал базы и их .коллектсрные переходы закрыты. В коллекторы считывающих транзисторов подают короткие тактовые импульсы от генератора.

Так как транзисторы считывания закрыты, то ток в эмиттерах от этих импульсов мал и незначительно превышает обратный ток коллекторного перехода. При записи информации в ячейку туннельным диод 1 перейдет в высоковольтное состояние, транзисторы 8 и 4 войдут в насыщение и к приходу тактового импульса будут представлять собой замкнутые ключи, через которые ямпульс тока будет TIpoходить на выход ячейки 17 и 18. Сброс инфо рмации осуществляется путем подачи сигналов

ЗО сброса на зажимы 12 или 18.

Предмет изобретения

Составитель Ю. Колотов

Редактор С. Хейфиц Техрсд А, А. Качышникова Корректоры: Л. В Наделяевд н 3. И. Тарасова

Заказ 676j7 Тира и 530 Подписное

ЦНИИПИ Комитета по делам изсбретений и открытий при Совете Министров СССР

Москва, Центр, пр. Серова, д. 4

Типография, пр. Сапунова, 2

Универсальная логическая ячейка, содержащая элемент памяти на двух последовательно включенных туннельных диодах и транзисторы считывания, отличающаяся тем, что, с целью расширения допусков на параметры туннельных диодов и источникй питания, онй содержит транзисторы сброса, включенные по схеме с общим эмиттером, коллекторы которых соединены вместе,и подключены к точке соединения гуннельных диодов элемента памяти, а базы через резисторы — к источникам сигналов сброса.