Устройство для коммутации сообщений

 

- р

О П И С А Н И-Е

ИЗОБРЕТЕНИЯ

Йаоз боветских

Социалистических

Республик

К АВТОРСИОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт, свид-ву (22) Заявлено 12.12.72 (21) 1855673/18-24 с присоединением заявки ¹ (23) Приоритет

Опубликовано 30.07.75. Бюллетень № 28

Дата опубликования описания 09.10.75 (51) M. Кл. G 06f 9/00

Государственный комитет

Совета Министров СССР ив «олам иаооретоний и открытий (53) УДК 681.326(088.8) (72) Авторы изобретения

О. Ф. Смирнов, Л. Ф. Симоненко, E А. Горбачев, В. А. Пугачев, В. А. Геращенко, В. С. Буров и И. М. Тимофеев (71) Заявитель (54) УСТРОЙ СТВО ДЛЯ КОММУТАЦИ И СООБЩЕН И Й

Изобретение относится к вычислительной технике и может использоваться в технике передачи данных.

Известно устройство для коммутации сообщений, содержащее входной блок сопряжения, группа входов которого соединена с группой входов устройства, группа выходов которого соединена с группой выходов выходного блока сопряжения, входной блок опроса, выход которого соединен с опросным входом входного блока сопряжения и первым входом шифратора адреса, накопитель, соединенный двусторонней связью с блоком управления, входы которого соединены с выходом входного блока сопряжения, первым входом блока анализа адреса, выходом выходного блока сопряжения и шифратора адреса, второй вход которого, входы входного блока опроса и накопителя, первый вход выходного блока сопряжения, информационный выход устройства, второй вход блока анализа адреса и первый вход адресного блока опроса соединены с выходами блока управления, причем второй вход адресного блока опроса соединен: с выходом блока анализа адреса, первый вход которого соединен с информационным входом устройства.

Цель изобретения — повышение надежности устройства.

Это достигается тем, что предлагаемое устройство содержит входной и выходной запоминающие блоки, дешифратор, регистр и шифратор, причем выход шифратора адреса соединен с первым входом входного запоминающего блока, выход которого соединен с первыми входами дешифратора и регистра, вторым входом соединенного с первыми входами адресного блока опроса, шифратора, выходного запоминающего блока и вторым входом де10 шифратора, выход которого соединен с вторым входом выходного блока сопряжения, третий вход которого соединен с выходом адресного блока опроса и вторым входом шифратора, выходом соединенного с вторыми вхо15 дами входного запоминающего блока и выходного запоминающего блока, выход которого соединен с третьим .входом дешифратора и третьим входом регистра, выход которого соединен с третьим входом выходного запоминаю20 щего блока, первый и третий входы дешифратора и выход шифратора соединены с соответствующими входами блока управления, а второй вход шифратора адреса соединен с третьим входом входного запоминающего

25 блока.

На чертеже представлена блок-схема предлагаемого устройства для коммутации сообщений.

Устройство содержит входной блок сопря30 жения 1, входной блок опроса 2, шифратор

4791!2 4 адреса 3, блок управления 4, накопитель 5, блок анализа адреса 6, входной запоминающий блок 7, регистр 8, адресный блок опроса

9, дешифратор 10, выходной запоминающий олок 11, шифратор 12, выходной блок сопряжения 13.

Выходы дешифратора 10 кодированного номера через блок сопряжения 13 подключены к исходящим направлениям. Выходы блока анализа адреса 6 подключены к входам блока опроса 9, предназначенного для последовательного опроса сигналов с выходов блока анализа адреса. Выходы блока управления

4 подключены к входам регистра 8 исходящего номера и через блок сопряжения 13 — к исходящим направлениям, а также к шифратору 12 кодированного номера, выходы которого соединены с информационными входами запоминающих блоков 7 и 11.

Выходы запоминающего блока 11 исходящих направлений подключены к входу дешифратора 10 кодированного номера и к входам регистра 8 исходящего номера, а также к входу блока управления 4, Блок управления через кодовые шины информации соединен с исходящими направлениями, а также с накопителем 5. Выходы шифратора 3 подключены к блокам управления 4.

Все перечисленные узлы соединены с блоком управления 4 шинами управления для осуществления синхронности в работе этих узлов.

Устройство работает в двух режимах — с накопителем 5 и без него.

При накоплении блока информации во входящем направлении происходит останов опроса и считывание информации из данного входящего направления.

При останове опроса номер входящего направления кодируется в шифраторе адреса 3 и записывается в накопителе 5.

Во время считывания кодированный адрес сообщения преобразуется в блоке анализа адреса 6 в позиционный адрес, который в шифраторе 12 кодируется двоичным числом, и это число записывается в накопитель 5. По мере поступления сообщения производится запись его в накопитель.

По номеру входящего направления в накопителе 5 формируется сообщение из принимаемых блоков информации, а по номеру исходящего направления сообщение ставится в очередь на выдачу.

После получения сигнала конца сообщения разрешается выдача его в исходящие направления.

При выходе из строя накопителя 5 устройство переходит во второй режим работы. В этом случае после останова опроса из входного запоминающего блока 7 выбирается ячейка, адрес которой поступает из шифратора адреса

3 и соответствует позиционному адресу того направления, напротив которого произошел останов опроса, Ячейки входного и выходного запоминающих блоков 7 и 11 состоят из

5 о

25 зо

60 б5

1 +р разрядов. Первые разряды ячеек предназначены для записи признаков закрепления, а р-разряды — для составления списка исходящих направлений, закрепленных за входящим. Содержимое считанной ячейки входного запоминающего блока 7 поступает в блок управления 4 и там анализируется. Отсутствие «1» в первом разряде говорит о том, что во входящем направлении накоплен адресный блок. После анализа начинается прием адресной части сообщения и ее дешифрация в блоке анализа адреса 6, в результате чего вырабатываются позиционные адреса исходящих напра.влений.

Адресный блок опроса 9 последовательно опрашивает позиционные адреса. После анализа исходящих направлений и определения их готовности к приему информации начинается передача из входящего направления в исходящее и одновременно закрепление исходящего направления за входящим, которое происходит следующим образом.

В ячейку входного запоминающего блока 7 записывается «1» в первый разряд (призпак непервого блока) и кодированный номер первого по порядку исходящего направления.

В ячейку выходного запоминающего блока 11, адрес которой определяется содержимым рсгистра 8 и соответствует позиционному адресу этого первого исходящего направления, записывается «1» в первый разряд и кодированный номер второго по порядку исходящего направления, в ячейку второго исходящего направления записывается «1» в первый разряд и в остальные р-разряды — кодированный номер третьего исходящего направления и т. д.

В ячейке, соответствующей позиционному номеру последнего из исходящих направлений, будет .записана «1» в первый разряд, а остальные р-разряды будут свободны.

После того, как закрепление произведено и первый блок информации из данного входящего направления передан, входной блок опроса 2 продолжает опрос следующих входящих направлений. При обработке адресных блоков процесс закрепления аналогичен.

В режиме обработки неадресных блоков коммутация производится следующим ооразом. Из входного запоминающего блока 7 выбирается ячейка, соответствующая тому входящему направлению, в котором обнаружена информация, и анализируется в блоке управления 4. Наличие «1» в первом разряде говорит о том, что адресный блок уже передан. Разряды ячейки входного запоминающего блока 7, в которах записан номер исходящего направления, подаются на дешифратор 10, на выходе которого формируется позиционный адрес исходящего направления. Этот позиционный адрес поступает в выходной блок сопряжения 13, где запоминается. Одновременно информация из входного запоминающего блока 7 (разряды номера исходящего направления) подается на регистр 8, формирующий адрес ячейки выходного запоминающего бло479112 ка 11, соответствующий данному позиционному адресу, По этому адресу выбирается ячейка и анализируется ее содержимое.

Наличие «1» в первом разряде говорит о том, что исходящее направление закреплено за опрашиваемым входящим направлением.

Затем кодированный номер исходящего направления, если он имеется, подается на дешифратор 10, на выходе последнего формируется позиционный адрес исходящего направления, который запоминается в выходном блоке сопряжения 13. Затем выбирается следующая ячейка выходного запоминающего блока 11 и т. д.

После анализа всех ячеек, выбранных по списку, в выходном блоке сопряжения 13 формируются сигналы вызова соответствующих исходящих напрфьлений и производится передача информации.

Стирание списка закрепления происходит с 2о получением конца сообщения. В этом случае выбираются по списку все ячейки, и стираются в них признаки закрепления с номерами исходящих направлений.

Предмет изобретения

Устройство для коммутации сообщений, содержащее входной блок сопряжения, группа входов которого соединена с группой входов ЗО устройства, группа выходов которого соединена с группой выходов выходного блока сопряжения, входной блок опроса, выход которого соединен с опросным входом блока сопряжения и первым входом шифратора адреса, на- 35 копитель, соединенный двусторонней связью с блоком управления, входы которого соединены с выходом входного блока сопряжения, первым входом блока анализа адреса, выходом выходного блока сопряжения и шифратора адреса, второй вход которого, входы входного блока опроса и накопителя, первый вход выходного блока сопряжения, информационный выход устройства, второй вход блока анализа адреса и первый вход адресного блока опроса соединены с выходами блока управления, причем второй вход адресного блока опроса соединен с выходом блока анализа адреса, первый вход которого соединен с информационным входом устройства, о тличающееся тем, что, с целью повышения надежности устройства, оно содержит входной и выходной запоминающие блоки, дешифратор, регистр и шифратор, причем выход шифратора адреса соединен с первым входом входного запоминающего блока, выход которого соединен с первыми входами дешифратора и регистра, вторым входом соединенного с первыми входами адресного блока опроса, шифратора, выходного запоминающего блока и вторым входом дешифратора, выход которого соединен с вторым входом выходного блока сопряжения, третий вход которого соединен с выходом адресного блока опроса и вторым входом - шифратора, выходом соединенного с вторыми входами входного запоминающего блока и выходного запоминающего блока, выход которого соединен с третьим входом дешифратора и третьим входом регистра, выход которого соединен с третьим входом выходного запоминающего блока, первый и третий входы дешифратора и выход шифратора соединены с соответствующими входами блока управления, а второй вход шифратора адреса соединен с третьим входом входного запоминающего блока, 479112

Составитель Ф. Шагиахметов

Техред М. Семенов Корректор Е. Рогайлина

Редактор E. Караулова

Типография, пр. Сапунова, 2

Заказ 2486/1 Изд. Мз 1649 Тираж 679 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская наб., д. 4/5