Интегральный элемент памяти

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (11) 483943 (61} Дополнительное к авт. свид-ву— (22) За л н 20.03.7 (21) 2007199/ с присоединением заявки №вЂ” (23) Приоритет—

Опубликовано 25 08.755толлетень № 31

Дата опубликования описания 23 1О 7 (51) М. Кл.

Q 11с 11/40

Государственный комитет

Совета Министров СССР оо делам иэоорвтений и открытий

{бЗ) УДК 681.327.66 (088. 8) А.С.Березин, A.Н.Маковий, E.Ì.Îíèùåíêî, Л.Н.Петров, Ю.Т.Федоров,и И.И.Шагурин (72) Авторы изобретения (71) Заявитель Московский ордена Трудового Красного Знамени инженернофизический институт (54) ИНТЕГРАЛЬНЫЙ ЭЛЕМЕНТ ПАМЯТИ

Изобретение относится к области интегральных запоминающих устройств.

Известны интегральные элементы памяти на дополггительтгых биполярных транзисторах. Известные элементы содержат два и-р-п транзистора, база первого из которых подключена к коллектору второгд, база второго — к коллектору первого, а эмиттеры подключены к двум разрядным шинам, и два р-п-р.транзистора, коллектор каждого иэ которых подключен к коллектору соответствующего и-р-п транзистора, эмиттеры — к адресной ц1ине, а ба зы - к специальной шине, При изготовлении таких элементов B интегральном виде требуется три изолированные области - в одной из них раэмешаются два р-и-р транзистора с продольной структурой, а в двух другихи-р-и транзисторы, что обусловливает значительную плошадь элемента, / Цель изобретения,» сократить плошадь, занимаемую интег ральным элементом, памяти.

Это доетигается тем, что база каждого (р-п-р транзистора соединена с эмиттером соответствующего п-р-п транзистора.

В результате элемент может быть раз мешен в двух, изолированных областях: в каждой из них размещается р-и-р и и-р-п транзистор, причем база и эмиттер п-р-п транзистора совмещены соответственно с коллектором и базой р- -p транзистора, т.е. это соединение представляет

10 собой инжекционную структуру.

На чертеже представлена принципиальная схема интегрального элемента памяти.

Элемент памяти состоит из двух р- 15 -p транзисторОв с 1тродольной структурой и двух и-р-и транзисторов.

Первый р-п-р транзистор 1 подключен эмиттером к адресной шине 2, базой — к первой разрядной шине 3, коллектором—

20 к первой узловой точке 4. Другой р-и-р транзистор 5 подключен эмиттером к адресной шине 2, базой - ко второй разрядной шине 6, коллектором - ко второй узловой точке 7. Один и-р-и транзистор

2б 8 подключен эмиттером к первой раз- !

481941

Составители Е Онищенко

О,Степина Гекред НДанеева корректор

Редактор

Изд. ¹ g jig Тираж В48 Подписное

Ц11ИИГ1И Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, 113035, Раушская наб., 4

Заказ З

Предприятие «Патент», Москва, Г-Б9, Ьере кковская наб., 24 рядной шине Э, базой - к первой узловой точке 4, коллектором — ко второй узло.-, вой точке 7. Другой и-р-п транзистор

9 подключен эмиттером ко второй.разрядной шине 6, базой - ко второй узлоI вой точке 7, коллектором - к первой узловой точке 4, В режиме хранения на разрядных шинах поддерживаются равные потенциалы, а из адресной шины в элемент задается

rot. При этом прямое смещение на переходах эмиттер-база р-п-р транзисторов оказывается равным, и в первом приближении равны их коллекторные токи, Поэтому, если п-р-п транзисторы имеют коэффициент усиления больше 1, то элемент имеет два устойчивых состояния, в которых один из п«р-п транзисторов насыщен, а второй закрыт. При этом токи, втекаюшие в разрядные шины, отличаются по величине — в ту шину, к которой подключен эмнттер открытого -p-п транзистора, втекает ток, равный сумме коллекторных токов первого и второго р-и-р транзисторов н базового тока одного из р- -pl транзисторов. Этот ток будет больше, чем ток, втекаюший в другую разрядную шину, и равен базовому току другого р-и-р транзцстора.

Для считывания информации необходимо подать сигнал выборки — импульс тока с амплитудой, значительно превышающей ток

1 хранения. При этом токи, втекаюшие в разрядные шины из выбранного элемента, 1 . будут заметно различаться по величине и будут много больше, чем токи, поступаюшие в шины из невыбранных элементов, поэтому легко можно определить информацию, хранимую в элементе. Считывание происходит.без разрушения информации., При записи одновременно с сигналом

1 выборки необходимо создать на разрядных шинах разность потенциалов порядка нескольких 1И1, что обеспечит отличие коллекторных токов р-п-р транзисторов в 10-100 раз. В зависимости от того„ на какой из шин более высокий потенциал, элемент устанавливается в то или иное f состояние ("0" или "1").

Предмет изобретения

Интегральный элемент памяти, содержащий первый и второй и-р-Л транзисторы, база первого из которых подключена к коллектору второго, база второго к кот 25 лектору первого, а эмиттеры транзисторов подключены к двум разрядным шинам, и два р- -p транзистора, коллектор каждого из которых подключен к коллектору соот ветствуюшего п-р-п транзистора, а эмит

30 теры к адресной шине, о т л и ч а ю ш и и с я тем, что, с целью его упрощения, . база каждого р-и-р транзистора соединена с эмиттером соответствующего и-р-и транзистора.