Запоминающий элемент на мдп транзисторах
- Г
О П И С А Н И Е Iii) 45О23О
ИЗОБРЕТЕНИЯ
Союз Советскнх
Соцналнстнческнх
Реслфлнк (61) Зависимое от авт. свидетельства (22) Заявлено 12.03.73 (21) 1892609, 18-24 с присоединением заявки № (32) Приоритет
Опубликовано 15.11.74. Бюллетень № 42
Дата опубликования описания 03.04.75 (51) М. Кл. 6 11с 11, 40
Государственный номнтет
Совета Мнннстров СССР ло делам изобретений н открытий (53) УДК 681.327(088.8) (72) Автор изобретения
Э, Э, Тэнк (71) Заявитель (54) ЗА11ОМИНАЮЩИЙ ЭЛЕМЕНТ НА МДП-ТРАНЗИСТОРАХ
Запоминающий элемент относится к области вычислительной техники и предназначен для работы в составе оперативного запоминающего устройства (ОЗУ).
В известном запоминающем элементе (ЗЭ) информация хранится в форме заряда на запоминающем конденсаторе, включенном между затвором информационного транзистора и землей, и определяет открытое или закрытое состояние информационного транзистора. Доступ к запоминающему конденсатору осуществляется через вентильный транзистор записи, когда на затворе последнего имеется разрешающий адресный импульс. Условный (в зависимости от состояния информационного транзистора) разряд шины считывания происходит через вентильный транзистор считывания прп наличии на его затворе отпирающего адресного импульса, а также через информационный транзистор, Регечерация хранимой информации осуществляется путем ее считывания, пропускания через специальный усилитель регенерации и последующей записи в тот же ЗЭ. К запоминающему элементу подключены еще четыре шины, кроме нулевой.
Недостатками известного ЗЭ являются: необходимость в специальных усилителях регенерации при использовании ЗЭ в оперативных запоминающих устройствах, а также наличие большого числа шин доступа к ЗЭ, что приводит к сравнительно большой площади, занимаемой элементом на кристалле и сии>кению степени интеграции ОЗУ в целом. Наличие усилителей регенерации вызывает, кроме
5 того, удлинение цикла регенерации.
С целью упрощения элемента сток информационного транзистора соединен с адресной шиной считывания, исток его соединен со стоком транзистора считывания, исток которого
1О соединен со стоком транзистора записи и числовой шиной; запоминающий конденсатор включен между затвором и истоком информационного транзистора.
На чертеже представлена схема предлагае15 мого запоминающего элемента, где 1 — транзистор записи; 2 — информационный транзистор; 3 — транзистор считывания; 4 — запоминающий конденсатор; 5 — числовая шина; 6— адресная шина записи; 7 — адресная шина
2О считывания; 8 — исток информационного транзистора; 9 — паразитная емкость числовой шины.
ОЗУ на предлагаемых ЗЭ может работать в одном из трех режимов: считывание, запись, 25 регенерация, Перед началом режимов считывания и регенерации числовую шину 5 необходимо ра",рядигь до пу.".СВОГО погс-пинал" ..
Режим cN HTii B BHH5I. Адресная шина
ЗО записи 6 подключается к нулевому потенциа45023О
Составитель В. Байков
Техред M. Семенова
1(орректор H. Аук
Редактор Б. Капкина
Заказ 790,20 Изд. № 1146 Тираж 591 Подписное
ЦНИИПИ Государственного комитета Согета Министров СССР
flo делам изобретений и открытий
Москва, 7Ê-35, Раушская наб., д. 4/5
Типография, пр. Сапунова, 2 лу, а на адресную шину считывания 7 подается высокий (по абcîëþòíoé величине) готенциал. Если в ЗЭ хранится единица (конденсатор 4 заряжен), то информационньш транзистор 2 открыт, и потенциал узла 8 становит- 5 ся равным потенциалу адресной шины считывания 7. Далее через открытый транзистор 3 высокий потенциал передается íа числовую шину 5, заряжая паразитную емкость 9 числовой шины. Если в ЗЭ хранился 10 логический нуль (конденсатор 4 не заряжен), то транзистор 2 закрыт, что предотвращает попадание высокого потенциала адресной шины считывания 7 на числовую шину 5, поэтому потенциал последней остается близким к нулю. 15
P е ж и м з а п и с и. Адресная шина считывания 7 находится под нулевым потенциалом.
Транзистор 1 отпирается высоким (по абсолютной величине) потенциалом адресной шины записи 6 и записываемая информация с 20 числовой шины 5 поступает на обкладку конденсатора 4, соединенную с затвором транзистора 2. Если записывается логическая единица, то транзистор 2 отпирается, и обкладка запоминающего конденсатора 4, соединенная 25 с узлом 8, подключается к нулевому потенциалу адресной шины считывания 7. В результате этого конденсатор 4 заряжается до уровня, соответствующего логической единице.
Разряд запоминающего конденсатора 4 до 30 порогового напряжения транзистора 2 при записи в ЗЭ логического нуля происходит также через открытые транзисторы 1 и 2.
Режим регенерации включает считывание информации на паразитную емкость 9 число- 35 вой шины (см, режим считывания) и последующую запись этой информации (см. режим записи) в тот же ЗЭ. При этом подзаряд запоминающего конденсатора 4 происходит практически до полного напряжения конденсатора 9, т. к, емкость последнего много больше емкости конденсатора 4, При организации ЗЭ в матрицу к одной адресной шине записи оказываются подключенными несколько ЗЭ. Во избежание разрушения информации в ЗЭ, подключенных к общсй с выбранным 33 адресной шине записи, режим записи должен включать предварительное считывание информации в выбранной строке матрицы подобно тому, как это происходит в прототипе.
Величина емкости конденсатора 4 должна выбираться существенно большей, чем паразитная емкость узла 10 на заземленную подложку во избежание заметного перераспределения заряда между этими емкостями при повышении потенциала узла 8 и, следовательно, заметного уменьшения напряжения затвор — исток транзистора 2.
Предмет изобретения
Запоминающий элемент на МДП-транзисторах, содержащий транзистор записи, информационный транзистор, транзистор считывания и запоминающий конденсатор, о т л ич а ю шийся тем, что, с целью упрощения элемента, в EIcM сток информационного транзистора соединен с адресной шиной считывания, исток информационного транзистора соединен со стоком транзистора считывания, исток которого соединен со стоком транзистора записи и числовой шиной, запоминающий конденсатор включен между затвором и истоком информационного транзистора.
