"делитель частоты с переменным коэфициентом деления

 

О П И С А Н И Е (11)48 014

ИЗОБРЕТЕН ИЯ

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 09.03.73(21) 1891087/26-21 (51) +. Кл. с присоединением заявки № (23) Приоритет (43) Опубликовано 25 08 7ДБюллЕтень ¹31

Н 03к 23100

Государственный иомитет

Совета Министров С".ср на делам изобретений и открытий (53) УДК 62 1.374.4 (088.8) (45) Дата опубликования описания12.11.75 (72) Авторы изобретения

И. Г. Самодуров и М. В. Благовещенский

Московский ордена Ленина энергетический институт (71) Заявитель (54) ДЕЛИТЕЛЬ ЧАСТОТЫ С ПЕРЕМЕННЫМ КОЭФФИЦИЕНТОМ

ДЕЛЕНИЯ

Изобретение относится к вычислительной технике и может быть использовано в радиотехнических усцiойствах, например B преобразователях кода в частоту, Известен делитель частоты с переменнь:м коэффициентом деления, содержащий последовательно соединенные первый формирователь импульсов, эмиттерный повторитель, элемент совпадения, второй формирователь импульсов и триггер, управляю- р ший элементом совпадения, первый вход которого соединен с выходом второго формирователя импульсов, а выход — с управляющим входом элемента совпадения.

Однако известный делитель частоты ха- 11 рактеризуется сравнительной сложностью, на него нельзя подавать напряжение произвольной формы. Известнь;м делителем нельзя управлять сигналами двоичного кода, полученнь"..и от электроннь:х цифровых вычи- 20 слительны. мащин или других автоматических устройств без преобразования их в сигналы необходимого кода.

Целтю изобретения является обеспечение управления каэ ффициентом деления 25 двоичным кодом и использование его npu входном напряжении произвольной формы.

Для этого выход первого формирователя импульсов, к входу которого подключен выход формирователя меандра, соединен с входом пересчетного устройства на последовательно включенных триггерах и входом линии задержки, соединенной с дополнительным формирователем импульсов, включенным между выходом линии задержки и входом эмиттерного повторителя, выход пе

Ъесчетного устройства подключен к вто юму входу управляющего триггера, при этом .к раздельным входам триггеров пересчет ного устройства подключены выходы уст».; .ройств, задающих начальные состояния триггеров, управляемые входы которых соединены с выходом второго формирователя импульсов, а управляющие входы — с разряд ными выходами формирователя- сигналов двоякого кода.

Изобретение пояснено чертежами.

На фиг 1 . приведена структурная электрическая схема делителя; на фиг. 2 и 3.временные диаграммы.

Делитель частоты с переменным коэффщ, циентом деления (ДПКД) содержит последовательно включенные формирователь 1 меандра, первый формирователь 2 импульсов, линию задержки 3, дополнительный формирователь 4 импульсов, эмиттерный повторитель 5, элемент совпадения 6, между управляющим входом которого и выходом первого формирователя 2 импульсов вклю ны пересчетное устройство, состоящее из $Q последовательно включенных триггеров 7, 8, 9, 10, 11 и триггер 12, управляющий элементом совпадения 6, второй формирователь 13 импульсов, выход которого сое динен с первым входом триггера 12 и с 15 управляемыми входами устройств 14, 15, 16, 17, 18, задающих начальные состояния триггеров 7, 8, 9, 10, 1 1. Управляющие входы устройств 14, 15, 16, 17, 18 подключены к разрядным выходам формиро- 20 вателя 19 сигналов двоичного кода, а вы-. ходы подключены к раздельным входал триггеров 7, 8, 9, 10, 11.

Делитель частоты с переменным коэффициентом деления (ДПКД) имеет два основных канала — прямой, состоящий из эле- ментов 1, 2, 3, 4, 5, 6, 13 и счетный, состоящий из элементов,7, 8, 9, 10, 11, 12 и каналов обратной связи, состоящих ! из устройств 14, 15, 16, 17, 18, соот- ЗО ветственно.

На вход ДПКД подается последовательность импульсов или синусоидальное напряжение {см. фиг. 2, а, фиг. З,о) которые в формирователе 1 меандра {См. фиг. 35

2, б, фиг. 3, и) и в нервом формирователе 2 импульсов преобразуется в последовательность нормализованных импульсов с той же частотой повторения (см. фиг. 2, в. фиг. 3, р) . Эта частота в ДПКД делит- 4О ся в К раз, где К = 1, 2, 3, ... 2

l — 1, 2 3 ... — числО разрядов двоичного кода, т. е. на выход ДПКД проходит каждый K-й импульс из входной после1 цов ател ьно сти. 45

I!ормализованные импульсы одновремен— но подаются с выхода первого формирователя 2 импульсов на линию задержки 3 и вход перес четного устройства, состоящего из триггеров 7, 8, 9, 10, 11. Количество триггеров в пересчетном устройс гве (пять) взято в качестве примера, в общем случае пересчетцое устройство должно содержааь ц триггеров.

Нормализованные.импульсы (фиг. 2, в) начиная со второго после момента времени 1, когда произошло включение третьего разряда двоичного кода и коэффициент

I, деления стал К = 5, перебрасывают триггеры пересчетного устройства. ! ао

Временные диаграммы напряжений при- ведены для триггера 7 на(фиг. 2, e), для триггера 8 на (фиг. 2, ж), для триггера

9 на (фиг, 2, з), для триггера 10 на (фиг. 2, и) и для триггера 11 на (фиг.

2, й).

К моменту времени tj все триггеры

7, 8, 9, 10, 11 пересчетного устройства приведены каждый в одно и тоже состояние и К-"ю импульс (первый после момента времени { cM. фиг. 2, в) последова,тельно перебрасывает триггеры 7, 8, 9, ; 10, 11 во второе состояние (см. фиг. 2, .е, ж, з,. и, й). При этом на выходе триггера 11 пересчетного устройства образуется запускающий сигнал для триггера 12,,управляющего элементом совпадения 6, ко торый перебрасывает триггер 12. Скачок

|потенциала на выходе триггера 12 (см, фиг. 2, д) действует на управляющий вход

;элемента совпадения 6 и открывает управляемый вход его для K-го задержанного в линии задержки 3 на .время имзад пульса, который проходит на выход эле,мента совпадения 6 (см. фиг. 2, г, фиг. 3, с). Затем К=й импульс через второй формирователь 13 импульсов проходит на выход ДПКД (см. фиг, 2, е, фиг. 3, у), перебрасывает триггер 12, который закрывает элемент совпадения 6.

Кроме того, К=й импульс с выхода

ДПКД, проходя по открытым управляемым входам устройств 14, 15, 17, 18 (см, фиг. 2, л) и устройства 16 (см.фиг 2, м), перебрасывает триггеры 7, 8, 9, 10, 1 1 пересчетного устройства в начальные состояния (см. фиг. 2, е, ж, з, и, й, фиг. 3, ф, х, ц, ч, щ), которые являются исходными для начала нового счета пересчетного устройства.

На временной диаграмме напряжений (см. фиг. 2, к) показано потенциальное состояние выходов устройств 14, 15, 17, 18, а на фиг. 2, н выхода устройства

16, через K-гоимпульс с выхода ДПКД не проходит на с ответствующие раздельные входы триггеров 7, 8, 9, 10, 1 1.

Время прохождения К-ro импульса с входа линии задержки 3 на выход ДПКД и установки начальных состояний тригге ров 7, 8, 9, 10, 11 пересчетного устройФ ства не должно превышать врел1я, через которое на выходе первого форл ирователя

2 импульсов появится К+ 1 импульс.

Работа ДПКД иллюстрирована времен ными диаграммал и напряжений на фиг. 2 до момента времени (, для случая К= 1, а после момента времени 1 для случая

К=5.

Для понимания необходимости включе-

482014 ния линии задержки 3 в jjllKjj, приведены временные диаграммы напряжений на фиг.

3, которые соответствуют временным диаграммам напряжений фиг, 2 с момента врени tg. но изображены в растянугом (в 5 пять раз) масштабе времени, чтобы пока зать переходные процессы в триггерах 7

Э

8, 9, 10, 11 пересчетного устройства и триггере 12. эффициенте де ения К пульсы с выхода первого формирователя. 2 импульсов проходят на выход ДПКД. При, этом каждый импульс, прошедший на выход ЙПКД, проходит через устройства 14, 15, 16, 17, 18 на раздельные входы триг . И герои 7, 8, 9, 10, 11 соответственно и перебрасывает асе триггеры пересчетного устройства B такие начаЛьные состояния, что последующий за ним импульс, появившийся на выходе первого формирователя

2 импульсов, перебрасывает все тригте ры 7, 8, 9, 10, 11 пересчетного устройства друг за другом, перебрасывает триггер 12 управления элементом совпадения 6, открывает элемент совпадения 6, сам проходит через него и второй формирователь

13 импульсов на выход ЙПКД, снова перебрасывает триггер 12, закрывает элемент совпадения 6 и перебрасывает все триггеры 7, 8, 9, 10, 11 пересчетного устройства и так далее.

Каждое устройство 14, 15, 16, 17, 18 задающее начальные состояния соответствующих триггеров 7, 8, 9, 10, 11 пересчетного устройства, выполнено в виде двух Одинако 35 вых элементов совпадения, соединенных между собой Управляющий вход второ- го элемента совпадения соединен с первым элементом совпадепия таким образом, что

40 б когда первый элемент совпадения открыт, второй элемент совпадения закрыт и наоборот.

Предмет изоб ретения

Делитель частоты с переменным коэффициентом деления, содержащий последовательно соединенные первый формирователь импульсов, эмиттерный повторитель, элемент совпадения, второй формирователь импуль сов и триггер, управляющий элементом совпадения, первый вход которого соединен с выходом второго формирователя импульсов, а выход- с управляющим входом элемента совпадения, отличающийся тем, что,с целью обеспечения управления коэффициентом деления двоичным кодом и исполу. зования его при входном напряжении произвольной формы, выход aepaoro формирователя импульсов; к входу которого подключен выход формирователя меандра, соединен с входом пересчетного устройства на последовательно включенных триггерах и входом линии задержки, соединенной с дополнительным формирователем импульсов, включенным между выходом линии задержки и входом эмиттерного повторителя, выход пересчетного устройства подключен к второму входу управляющего триггера, при этом к раздельным входам триггеров пересчетного устройства под ключены выходы устройств, задающих начальные состояния триггеров, управляемые входы которьгх соединены с выходом второго формирователя импульсов, а управляющие входы - с разрядными выходами формирователя сигналов двоичного кода.

482014

Вакв1 3(g3 изд. и $/)

Тираж 902 Подписное

ЦИИИПП Государственного комитет» Совета Министров СССР но делам изобретений н открытий.

Москва, l 13035, Раушская наб., 4

Преднрнятие «Патент», Москва, Г-59, Бережковская наб., 24

Составитель И QQMQjgfpQQ

Редактор - А.ЗииьковскийГехред П. анеева КоРРектор