Стохастический интегратор
1и1 49П39
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Союз Советских
Социалистических
Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 04.06.74 (21) 2032227/18-24 с присоединением заявки № (23) Приоритет
Опубликовано 05.11.75. Бюллетень ¹ 41
Дата опубликования описания 05.03.76 (51) М. Кл. б 06j 1/02
Государственный комитет
Совета Министров СССР ао делам изобретений и открытий (53) УД К 681.3 (088.8) (72) Автор изобретения
Г. С. Подлазов f7yу(71) Заявитель (54) СТОХАСТИЧЕСКИЙ ИНТЕГРАТОР
f
Изобретение относится к вычислительной технике и может быть применено в стохастических вычислительных машинах в качестве преобразователей «вероятность — код» и декорреляторов.
Известен стохастический интегратор, содержащий реверсивный счетчик блок сравнения, источник входного сигнала и генератор случайных чисел.
B таком интеграторе входной случайный импульсный поток заполняет счетчик. Код в счетчике сравнивается со случайным двоичным числом, подаваемым на блок сравнения от генератора случайных чисел. Если код в счетчике больше случайного числа, то на выходе схемы сравнения появляется импульс с вероятностью, пропорциональной коду в счетчике. Импульсы с выхода блока сравнения подаются по линии обратной связи на вычитающий вход реверсивного счетчика. В результате динамическое равновесие устанавливается только тогда, когда вероятности появления импульсов во входном потоке и в линии обратной связи равны. Недостатком такой схемы является большая постоянная времени, равная Т=2", где k — число разрядов счетчика, удвоенное по сравнению с детерминированным цифровым интегратором. Эта постоянная является основным ограничителем полосы пропускания стохастических вычислительных машин.
Целью изобретения является повышение быстродействия за счет уменьшения постоян5 ной времени стохастического интегратора.
Поставленная цель достигается тем, что, предложенный интегратор содержит блок вычитания, первый вход которого соединен с выходом источника входного сигнала, а вто10 рой — с выходом блока сравнения, элемент задержки, вход которого соединен с выходом блока вычитания, а выход — со вторым суммирующим входом реверсивного счетчика.
15 Блок-схема интегратора приведена на чертеже.
Интегратор содержит блок вычитания 1, выход которого подключен ко входу элемента задержки 2. Выход элемента задержки соеди20 нен с суммирующим входом реверсивного счетчика 3, выход которого соединен с первым входом блока сравнения 4. Второй вход блока сравнения 4 соединен с выходом генератора случайных чисел 5, а выход — с вычп25 тающим входом счетчика 3, суммирующий вход которого подключен к выходу источника входного сигнала 6 и к первому входу блока вычитания 1, второй вход которого соединен с выходом блока сравнения 4.
30 Интегратор работает следующим образом.
491139
Составитель А. Карасов
Техред T. Курилко
Корректор Л. Денискина
Редактор Л. Утехина
Заказ 224/! Изд. М 130 Тираж 679 Подписное
ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий
Москва, 5К-35, Раушская наб., д. 4/5
Типография, пр. Сапунова, 2
На суммирующий вход счетчика 3 в дополнение к основной входной последовательности импульсов подается разность между входной последовательностью и выходной последовательностью с выхода блока вычитания 1. В первый момент времени, когда разность велика, код в счетчике увеличивается в два раза быстрее, чем при одном основном сигнале. Разность с течением времени уменьшается. Когда x=z, на выходе блока 1 вероятность появления импульсов равна нулю.
Вероятность появления импульсов на выходе
1 — е — У блока сравнения 4 равна z=х
Постоянная времени равна Т=2 " вЂ, т. е. в два раза меньше, чем Т известного интегратора. Элемент задержки 2 устраняет уменьшение суммы из-за совпадений импульсов входных последовательностей.
Предмет изобретения
Стохастический интегратор, содержащий генератор случайных чисел, источник входного сигнала, реверсивный счетчик, первый сум5 мирующии вход которого подключен к выходу источника входного сигнала, блок сравнения, первый вход которого подключен к выходу реверсивного счетчика, второй — к выходу генератора случайных чисел, а выход— к вычитающему входу реверсивного счетчика, отличающийся тем, что, с целью повышения быстродействия интегратора, он содержит блок вычитания, первый вход которого соединен с выходом источника входного сигнала, а второй — с выходом блока сравнения, элемент задержки, вход которого соединен с выходом блока вычитания, а выход— со вторым суммирующим входом реверсивного счетчика.
