Интегрирующее устройство

 

ОПИCAНИ (1 1) 5430Ol

Союз Советских

Социалистических

Республик

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 20.12.74 (21) 2085822/24 с присоединением заявки № (23) Приоритет (51) М. Кл. - G 06J 1/02

Государственный комитет

Совета Министров СССР по делам изобретений и открытий

Опубликовано 15.01.77. Бюллетень № 2 (53) УДК 681.14(088.8) Дата опубликования описания 07.02.77 (72) Автор изобретения

В. А. Платонов (71) Заявитель

Таганрогский радиотехнический институт им. В. Д. Калмыкова (54) ИНТЕГРИРУЮЩЕЕ УСТРОЙСТВО

Изобретение относится к цифровым вычислительным машинам и может быть использовано для численного решения систем дифференциальных уравнений, а также для моделирования систем автоматического управления.

Известно устройство, содержащее блок памяти, блок управления, вычислительный блок и входной блок. Оно характеризуется недостаточным быстродействием и большим объемом оборудования.

Наиболее близким к изобретению по технической сущности является интегрирующее устройство, содержащее блок ввода, коммутатор, выходы которого соединены соответственно с входом первого блока памяти, через блок масштабирования — с первым входом регистра ввода, непосредственно — со вторым входом регистра ввода, который соединен двусторонними связями со вторым блоком памяти и блоком управления, соединенного двусторонними связями со вторым блоком памяти и вычислительным блоком, соединенным двусторонними связями со вторым блоком памяти, выход первого блока памяти соединен с первым входом коммутатора. Однако в этом известном устройстве процесс программирования решаемой системы дифференциальных уравнений осуществляется вручную, что значительно увеличивает общее время решения задачи.

Целью изобретения является увеличение быстродействия. В описываемом устройстве это достигается тем, что в него введены блоки декомпозиции и минимизации, причем вход блока декомпозиции соединен с выходом блока ввода, а выход в со входом блока минимизации, выход которого соединен со вторым входом коммутатора.

На фиг. 1 представлена структурная схема

10 интегрирующего устройства; на фиг. 2— структурная схема блоков декомпозиции и минимизации.

Описываемое устройство содержит блок ввода 1, блок декомпозиции 2, блок минпми15 зации 3, коммутатор 4, первый блок памяти 5, блок масштабирования 6, регистр ввода 7, блок управления 8, блок вычисления 9 и второй блок памяти 10. Блок декомпозиции 2 содержит узел анализа типа слова 11, запоми20 нающий узел операндов 12, узел анализа приоритетов 13, запоминающий узел функциональных символов 14 и узел формирования программы простого автомата 15. Блок минимизации 3 предназначен для выработки и ми25 нимизации программы коммутации простых автоматов и содержит запоминающий узел простых автоматов 16, узел выработки программы коммутации простых автоматов 17, регистр сравнения 18, узел сравнения 19 и

30 узел перекоммутации 20. 543001

33

40

3

Система дифференциальных уравнений вводится в блок ввода 1, откчла подается в блок декомгозиции 2. В блоке декомпозиции 2 происходит декомпозиция заданной системы дифференциальных уравнений на простые функции, определяется последовательность этих функций, т. е. задается композиция простых автоматов для вычисления заданной системы дифференциальных уравнений (под простым автоматом подразумевается автомат, реализующий простую функцию) .

Задавать композицию автоматов означает задавать порядковый номер автомата в программе решения задачи, код операции, выполняемой 2BTQMQToivl, H номера BBTOMBTOB, c выходов которых подаются аргументы данного автомата, т. е. задавать программу каждого автомата.

Для составления программы автомата в узле анализа типа слова il анализируется тип очередного слова, поступающего из блока ввода 1. Если слово является одной из переменных системы дифференциальных уравнений или числом, то оно передается в запоминающий узел операндов 12. Если же слово является функциональным символом или разделителем, то оно передается в узел анализа приоритетов 13, где оно сравнивается с очередным символом, находящимся в запоминающем узле функциональных символов 14. Поступающий функциональный символ записывается в запоминающий узел функциональных символов 14 лишь после того, как из него извлечены все очередные ciiivIBOJlbI> имеющие приоритет не меньший приоритета анализирующего символа. Извлеченный символ передается в узел формирования программы простого автомата 1о. Одновременно по сигналу из узла приоритетов 13 туда же передается соответствующее количество очередных операндов, находящихся в запоминающем узле операндов 12, в котором запоминается номер извлеченного функционального символа как очередной операнд. В узле формирования программы простого автомата 16 из номера очередного функционального символа, кода операций и номеров операндов формируется программа простого автомата.

Полученная программа не является мшшмальной, так как в ней могут встречаться автоматы, вычисляющие одну и ту же функцию, если эта функция используется несколько раз в записи задачи.

Эта программа из блока декомпозиции 2 передается в блок минимизации 3, где исключаются из программы одпнаковгяе автоматы и производится перекоммутация автоматов с исключенных на оставшиеся, а также завершается составление программы коммутации vpoстых автоматов между собой для решения заданной системы дифференциальных уравнений. Для этого программы автоматов поступают в запоминающий узел простых автоматов

16, откуда они выдаются в узел выработки программы коммутации простых автоматов

17. В этом узле определяются номера автоматов, которые вырабатывают искомые производные и переменные заданной системы дифференциальных уравнений, и на месте номеров операндов, являющихся переменными или производными, записывают номера этих автоматов. После того, как завершается составление программы коммутации для всех автоматов, программы каждого автомата поочередно передаются в регистр сравнения 28. Очередная программа, находящаяся в регистре сравнения 18, сравнивается в узле сравнения 19 с программами остальных автоматов, которые выдаются из запоминающего узла простых авгоматов 16 на другой вход узла сравнения .У. В случае совпадения кодов операций и номеров операндов сравниваемых автоматов они вычисляют одну и ту же функцию. 1 огда один из автоматов исключается из программы, производится перекоммутация остальных автоматов с исключенного на оставшийся и производится перенумерация всех последующих автоматов. Это выполняется узлом перекоммутации 20 по сигналу из узла сравнения 19., осле минимизации программа передается в коммутатор 4, в котором она рассматривается последовательно от первого автомата до последнего. Ilo сигналу из коммутатора 4 для каждого простого автомата в первом блоке памяти 5 отыскивается программа коммутации набора решающих блоков ЦИМ, реализующих данный простой автомат, а также начальные значения всех функций, которые необходимы для этого набора. Все это поступает в коммутатор 4, где программа коммутации присоединяется к ранее найденным программам и производится коммутация этих программ между собой. После этого массив программы коммутации поступает на вход регистра ввода 7 для организации коммутации решающих блоков с целью решения задачи, а массив начальных значений поступает в блок масштабирования 6, где производится расчет масштабных коэффициентов, обеспечивающих правильные масштабные соотношения при решенин задачи; начальные значения функций масштабируются в соответствии с полученными масштабными коэффициентами и передаются на вход регистра 7 для использования их прп решении задачи.

Изобретение позволяет сократить время подготовки задачи к решению с нескольких месяцев до нескольких часов и даже минут.

Формула изобретения

Интегрирующее устройство, содержащее блок ввода, коммутатор, выходы которого соединены соответственно с входом первого блока памяти, через блок масштабирования — с первым входом регистра ввода, непосредственно — со вторым входом регистра ввода, который соединpH двусторонни:;и связями со BTQрым блоком памяти и блоком управления, соединенного двусторонними связями со вторым блоком памяти и вычислительным бло543001 ком, соединенным двусторонними связями со вторым блоком памяти, выход первого блока памяти соединен с первым входом коммутатора, отличающееся тем, что, с целью повышения быстродействия, в него введены блоки декомпозиции и минимизации, причем вход блока декомпозиции соединен с выходом блока ввода, а выход — со входом блока минимизации, выход которого соединен со вторым

5 входом коммутатора.

543001

1 !

1 !

@с г 2

Составитель T. Арешев

Корректор Н. Аук

Редактор Л. Тюрина

Техред E. Петрова

Заказ 103/10 Изд. № 101 Тираж 899 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2

I

1 !

1 ! !

1 !

I! (1 ! !

1

)