Ананлоговое запоминающее устройство

 

ЯАТ 1 „. " CHEKA% бди ток Ь

О П

ИЗОбРЕТЕНИЯ

Сомо Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свил-ву (22) Заявлено 27.12.72, 21) 1870108/18-24 с присоединением заявки № осУлаРстоениый комитет (23) Приоритет

Совета Министров СССР

Опуоликовано 15.01.76. Бюллетень № 2 (51) М Кл, G 116 27,00 (53) УДК 681.327(088.8) и открытий

Дата опубликования описания 07.04.76 (72) Авторы изобретения

П. П. Втулкин, И. H. Мазов и А. Д, Табаков (71) Заявитель (54) АНАЛОГОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Изобретение относится к вычислительной технике и может быть использовано при аналого-цифровом преобразовании непрерывно меняющегося во времени сигнала в цифровой код.

Известны аналоговые запоминающие устройства, содержащие дифференциальный усилитель, первый вход которого подключен ко входу устройства, выходы — ко входам повторителей тока, буферный балансный усилитель, между первым входом и выходом которого включен запоминающий конденсатор, а второй вход его через один резистор подключен к общей шине устройства, а через другой резистор — к выходу устройства. Они характеризуются невысокой точностью в режиме запоминания, связанной с возникновением дополнительной ошибки при переключении из режима слежения в режим запоминания и с разрядом запоминающего конденсатора, входным током буферного усилителя и нескомпенсированным током утечки ключевого элемента.

Целью изобретения является повышение точности работы аналогового запоминающего устройства. Это достигается тем, что в аналоговое запоминающее устройство введен источник двухполярных регулируемых напряжений, переключатели, дополнительные усилители тока, причем выходы источника двухполярных регулируемых напряжений через переключатели соединены с выходами повторителей тока и входами дополнительных усилителей тока. выходы которых подключены к первому входу буферного балансного усилителя, второй вход дифференциального усилителя соединен с выходом буферного балансного усилителя и выходом устройства. В статическом состоянии дифференциальный усилитель 1 (см. чертеж) через повторители тока 2 и 3 и дополнитель10 ные усилители тока 4 и 5 заряжает запоминающий конденсатор 6. Балансный буферный усилитель 7 поддерживает потенциал на выходе дополнительных усилителей тока 4 и 5 равным потенциалу общей шины за счет ем15 костной обратной связи с выхода буферного усилителя 7 на его первый вход и резистивной обратной связи на его второй вход через резисторы 8 и 9. При этом ключевые диоды 10 и 11 закрыты запирающими потенциалами че20 рез переключатели 12 и 13 от источника регулируемых напряжений 14. На выходе устройства устанавливается напряжение, равное входному напряжению сигнала и совпадающее с нпм по фазе.

25 В режиме слежения за напряженнем входного сигнала дифференциальный усилитель 1 усиливает разность напряжений входного и выходного сигналов устройства и заряжает через повторители тока 2 и 3 и дополнитель30 ные усилители тока 4 и 5 запоминающий кон499588

Формула изобретения

Составитель А. Табаков

Техред Е. Подурушина

Корректоры: А. Галахова н В. Брыксина

Редактор Л. Тюрина

Заказ 513/20 Изд. М 1027 Тираж 723 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, )K-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 денсатор 6. Напряжения с источника регулируемых напряжений 14 через управляемые переключатели 12 и 13 приложены к катоду диода 10 и аноду диода 11, запирая их.

Буферный балансный усилитель 7 производит подзарядку конденсатора 6, поддерживая уровень напряжения на выходе дополнительных усилителей тока 4 и 5, равный потенциалу общей шины. Напряжение на конденсаторе 6 повторяет напряжение входного сигнала с точностью, определяемой усилением усилителей1и7.

При переключении устройства в режим хранения от импульсов управления дифференциальный усилитель 1 отключается. Через управляемые переключатели 12 и 13 напряжения от источника регулируемых напряжений 14 открывают диоды 10 и 11 и через открывшиеся диоды передаются на входы дополнительных усилителей тока 4 и 5, запирая их.

Эти напряжения регулируются относительно потенциала общей шины так, чтобы скомпенсировать помехи, возникающие и и переключении устройства из режима слежения в режим хранения, и скомпенсировать токи утечки дополнительных усил1ггелей тока 4 и 5 и входной ток буферного усилителя 7.

Конденсатор 6 хранит запомненное напряжение входного сигнала, которое через буферный усилитель 7 передается на выход устройства.

Таким образом, в предлагаемом устройстве уменьшаются погрешности, возникающие при переключении из режима слежения в режим хранения, и увеличивается время хранения запомненного значения входного сигнала.

Аналоговое запоминающее устройство, содержащее дифференциальный усилитель, первый вход которого подключен ко входу устройства, выходы — ко входам повторителей тока, буферный балансный усилитель, между первым входом и выходом которого включен запоминающий конденсатор, а второй вход его через один резистор подключен к общей шине устройства, а через другой резистор — к выходу устройства, о т л и ч а ю щ е е с я тем, что, с целью повышсния точности работы устройст20 ва, оно содержит источник двухполярных регулируемых напряжений, переключатели, дополнительные усилители тока, причем выходы источника двухполярных регулируемых напряжений через переключатели соединены с вы25 ходами повторителей тока и входами дополнительных усилителей тока, выходы которых подключены к первому входу буферного балансного усилителя, второй вход дифференциального усилителя соединен с выходом бу30 ферного балансного усилителя и выходом устройства.