Устройство для регистрации информации

Авторы патента:

G11C9 - Запоминающие устройства статического типа (накопление информации, основанное на относительном перемещении носителя записи и преобразователя G11B; полупроводниковые приборы для запоминающих устройств H01L, например H01L 27/108-H01L 27/115; импульсная техника вообще H03K, например электронные переключатели H03K 17/00)

III 506910

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 05.04.74 (21) 2014034/18-24 (51) М. Кл G 11С 9, 00 с присоединением заявки №

Государственный комитет

Совета Министров СССР (23) Приоритет

Опубликовано 15.03.76. Бюллетень № 10

Дата опубликования описания 18.05.76 (53) УДК 628.327,6 (088.8) ро делам изобретений и открытий (72) Авторы изобретения

А. И, Вичес, М. В. Мусин, В. А. Смирнов и М. И. Чу (71) Заявитель

54) УСТРОЙСТВО ДЛЯ РЕГИСТРАЦИИ ИНФОРМАЦИИ

Изобретение опносится к вычислительной технике.

Известны запоминающие устройства, .содержащие накопитель на магнитной ленте, числовые входы которого соединены с выходами буферного запоминающего блока, а управляющий вход вЂ” c первым выходом блока управления, второй и третий выходы кото рого:соединены соответст вспвно со входом управления буферного запоминаю щего блока и входом запрета блока вентилей, а вход вЂ” -с первым выходом блока синхронизации, и блок задержки.

Описываемое устройство отличается тем, что, с целью повышения быстродействия, оно содержит счетчики чисел, считьгвания и записи, причем выходы блока вентилей соединены с первыми входами счетчиков чисел и записи н через блок задержки вЂ” со входами записи буферного запоминающего блока, первые адресные входы кото рого соединены с выходами счетчика считывания, подключенного счетным входом ко второму выходу блока синхронизации, вход которого соединен с накопителем на магнитной ленте, а третий выход вЂ” со втор ым в одом счетчика записи, выходы которого подклю-.àíû ко вторым адреоным входам буферного запоминающего блока, а третий входвЂ” к третьему выходу блока управления, четвертый выход которого соединен со счетчиком чисел.

На чертеже приведена схема описываемого устройства.

Оно содержит буферный запоминающий блок 1, накопитель на магнитной ленте 2, счет5 чик записи, счетчик считывания 4, блок синхронизации 5, блок управления 6, счетчик чисел 7, блок вентилей 8 и блок задержки 9.

В режиме, пуска содержимому счетчиков 3, 4 и 7 предварительно присвапваются значения

10 «1», «О» и «О», а содержимому ячеек буферного запомошающего блока 1 вЂ” нули. В том случае, когда информация длительное время не поступает (в режиме готовности), по тактовым импульсам блока синхронизации 5 блок

15 управления б осуществляет последовательный кольцевой опрос ячеек памяти буферного запоминаюлцего блока 1, причем адрес я«ейкн считывания на единицу меньше адреса ячейки записи. С этой целью по псрвому тактовому

20 импульсу,,поступапощсму с блока .синхронизации 5, счетчик считывания 4 увеличивает свое зна чение на единицу и переводится в положение «О», а из буферного запоминающего блока считывается содержимое ячейки с номером, 25 соответствующим числу на счетчике 4. Этим же тактовьвм импульсом запускается блок управления б, который опрашивает счетчик чисел 7. Если содержимое этого счетчика равно нулю, то на выход блока управления б им30 пульсы разрешения выдачи чисел из буферной

50G910

З0

60 памяти на накопитель на магнитной ленте 2 не поступают. Этот же тактовый импульс увеличивает на единицу содержимое счетчика записи 3 (переводит его в положение «1»), подключая тем самым вход устройства к ячейке буферного запоминающего блока 1 с номером, соответствующим числу на счетчике 3. По следующему тактовому импульсу блока синхронизации 5 к .содержимому счетчиков 4 и 3 прибавляется по единице, тем самым обеспечивая обращение (запись и считывание) к ячейкам памяти с номерами, большими прежних на единицу, и т. д.

Таким образом, в режиме непоступления информации обеспечивается готовность буферного запоминающего блока 1 к промежуточной регистрации числа или массива чисел, которые B,ïðîèçвольный момент времени могут быть поданы на вход устройства.

В режиме регистрации, при котором на вход устройства поступают отдельные числа или массивы чисел, следующих с высокой относительно тактовой частоты опроса частотой, каждое из них проходит через блок вентилей

8 и IBbIpB батывает импульс запуска, увеличивающий на единицу содержимое счетчика записи 3 и счетчика чисел 7. Затем каждое из чисел через блок задержки 9, обеспечивающий необходимое для счетчика 3 время формирова ния адреса числа, поступившего па вход устройства, записывается в ячейку буферного запоминаю щего блока 1 с номером, соответствующим текущему значению содержимого,счетчика записи 3.

Таким образом, отдельное число или первое число массива, поступившего на вход устройства, записываются в ячейку буферного запоминающего блока 1, номер которой на единицу больше номера ячейки записи в режиме непоступления информации, а после записи в память блока 1 всех чисел массива содержимое счетчика чисел 7 равно числу занятых ячеек памяти (содержимое счетчика 3 при этом отличается от содержимого счетчика цепи считывания 4 на величину, равную числу поступивших в память блока 1 на промежуточное хранение чисел плюс единица). Если объем массива запоминаемых чисел превышает объем блока 1 (маловероятный случай), то счетчик 7 переполняется и с помощью блока управления б закрывает блок вентилей 8, подавая на накопитель на магнитной ленте 2 признак .переполнения 1блока 1, который используется в дальнейшем при обработке с целью определения границы неискаженной записи данного массива.

Выдача чисел, зарегистрированных буферным запоминающим блоком 1, для записи в накопитель на .магнитной ленте 2 осуществляется независимо от их поступления в буферный запоминающий блок 1 по очередному тактовому импульсу блока синхронизации 5, добавляющему, как и в режиме работы устройства, описанном выше, единицу к текущим значениям счетчиков 4 и 3 и опрашиваю щему через блок управления б счетчик чисел

7. Если содержимое счетчика 7 отлично от нуля (т. е. в блоке 1 находятся числа), то блок управления б разрешает выборку числа из ячейки, памяти с номером, равным содержимому счетчика 3 (первого числа массива).

Одновременно со считыванием числа из той ячейки с помощью блока управления 6 содержимое счетчиков 3 и 7 уменьшается на единицу.

Таким образом, после считыва|ния из буферного запоминающего блока 1 числа на единицу уменьшается содержимое счетчика чисел 7,,на единицу увеличивается содержимое счетчика считывания 4 и остается неизменным содержимое счетчика записи 3 (номер ячейки памяти, в которой хранится последнее число массива, поступающего на вход устройства).

Выдача чисел из буферного запоминающего блока 1 в накопитель 2 на магнитной ленте, осуществляемая по тактовым импульсам, происходит до тех snop, пока содержимое счетчика чисел 7 не станет нулевым. Это соответствует выдаче для записи на накопитель 2 всех чисел, записанных в буферном запоминающем блоке 1. При этом, как и в режиме непоступления и|нформации, содержимое счетчика 4 на единицу меньше номера ячейки (содержимое счетчика 3), в которую может быть записано очередное число, поступающее на вход устройства.

Формула изобретения

Устройство для регистрации информации, содержащее накопитель на магнитной ленте, числовые входы которого соединены с выходами буферного запоминающего блока, а управляющий вход вЂ” с первым выходом олока управления, второй и третий выходы которого соединены соответственно со входом управления буферного запоминающего блока и входом запрета блока вентилей, а вход вЂ” с первым выходом блока синхронизации, и блок задержки, отличающееся тем, что, с целью повышения быстродействия устройства, оно содержит счетчики чисел, считывания и записи, причем выходы блока вентилей соединены с первыми входами счетчиков чисел и записи и через блок задержки вЂ” со входами записи буферного за поминающего блока, первые адресные входы которого соединены с выходами счетчика считывания, подключенного счетны м входом ко второму выходу блока синхронизации, вход которого соединен с накопителем на магнитной ленте, а третий выходвЂ” со вторым входом счетчика записи, выходы которо го подключены ко вторым адресным входам буферного запоминающего блока, а третий вход вЂ” к третьему выходу блока управления, четвертый выход которого соединен со счетчиком чисел.

506910

Составитель В. Гордонова

Техред Т. Писакина

Корректор Л. Котова

Редактор Л. Тюрина

Типография, пр. Сапунова, 2

Заказ 982/19 Изд. № 1180 Тираж 723 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д 4/5

Похожие патенты:

Матричный накопитель // 506060

Способ изготовления матриц запоминающих устройств // 503290

Механизм прибоя обмоточного провода станков для плетения матриц // 502394

Устройство для образования зева в запоминающих матрицах // 495705

Способ изготовления накопителя памяти // 493160

Способ прошивки пространственных накопителей памяти // 493157

Устройство для прошивки матриц цифровых накопителей // 490372

Способ послойной прошивки накопителя на ферритовых сердечниках // 490176

Способ изготовления матриц запоминающих устройств на цилиндрических магнитных пленках // 489153

Запоминающее устройство // 488255

Постоянное запоминающее устройство (пзу) х-конфигурации // 2134915

Изобретение относится к ПЗУ Х-конфигурации

Конструкция ячейки памяти с вертикально расположенными друг над другом пересечениями // 2156013

Изобретение относится к вычислительной цифровой технике, конкретно к конструкции ячейки памяти с вертикально расположенными друг над другом пересечениями

Устройство для умножения напряжения // 2159472

Изобретение относится к устройству для создания отрицательного высокого напряжения, которое требуется, например, для программирования электрически стираемой программируемой постоянной флэш-памяти

Схема для генерации отрицательных напряжений // 2189686

Изобретение относится к схеме для генерации отрицательных напряжений с первым транзистором, первый вывод которого соединен с входным выводом схемы и второй вывод которого соединен с выходным выводом схемы и вывод затвора которого соединен через первый конденсатор с первым выводом тактового сигнала, со вторым транзистором, первый вывод которого соединен с выводом затвора первого транзистора, второй вывод которого соединен со вторым выводом первого транзистора и вывод затвора которого соединен с первым выводом первого транзистора и со вторым конденсатором, первый вывод которого соединен со вторым выводом первого транзистора, а второй вывод которого соединен со вторым выводом тактового сигнала, причем транзисторы являются МОП-транзисторами, выполненными, по меньшей мере, в одном тройном кармане (Triple Well)

Масштабируемое устройство обработки данных // 2201639

Многомерная структура адресации для электронных устройств // 2248626

Изобретение относится к средствам, обеспечивающим возможность адресации в устройстве, содержащем один или более объемных элементов

Способ неразрушающего хранения и извлечения данных и устройство для осуществления данного способа // 2271581

Изобретение относится к устройству хранения данных, к способу осуществления бездеструктивного считывания данных и способу придания поляризации парам субъячеек памяти

Модуль полупроводниковой памяти и приемный блок устройства записи-считывания для него // 2327235

Игровая система, позволяющая определять местоположение игрового устройства в казино // 2335802

Изобретение относится к игровым системам и, в частности, к способам и средствам, позволяющим определять местоположение игрового устройства в казино